<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga soc

G.726語(yǔ)音編解碼器在SoPC中的實(shí)現

  • 摘 要:在對G.726語(yǔ)音編解碼標準分析的基礎上給出了基于FPGA的DSP設計流程,利用MATLAB/Simulink、DSP Builder和SOPC Builder工具設計了G.726語(yǔ)音編解碼器,通過(guò)仿真實(shí)驗驗證了所設計的編解碼器模型的正確性,實(shí)現了編解碼器在SoPC系統中的綜合。 關(guān)鍵詞:ADPCM MATLAB/Simulink DSP Builder FPGA SoPC G.726是ITU前身CCITT于1990年在G.721和G.723標準的基礎上提出的關(guān)于把64kbps非線(xiàn)性PCM信號
  • 關(guān)鍵字: ADPCM  Builder  DSP  FPGA  MATLAB/Simulink  SoPC  消費電子  消費電子  

基于FPGA的IPV6數據包的拆裝實(shí)現

  • 基于FPGA的IPV6數據包的拆裝實(shí)現 王志遠, 杜詩(shī)武, 曲 晶(信息工程學(xué)院 信息技術(shù)研究所,河南 鄭州 450002)    摘 要:介紹了一種運用FPGA將IPV6數據包的包頭和數據部分分離并重新封裝的方法。利用該方法,可以使IPV6數據包的拆裝處理速度達到2Gbit/s以上。   關(guān)鍵詞:FPGA IPV6數據包 拆裝 FIFO   筆者在參與國家“863”重大專(zhuān)題項目“高速密碼芯片及驗證平臺系統”的過(guò)程中,遇到了將IPV6數據包的包頭和數據部分拆開(kāi),然后把數據部分送密碼芯片進(jìn)行加
  • 關(guān)鍵字: FIFO  FPGA  IPV6數據包  拆裝  

SoC原型驗證技術(shù)的研究

  • SoC原型驗證技術(shù)的研究 北京清華大學(xué)微電子所(100084) 馬鳳翔 孫義和    摘 要:快速系統原型技術(shù)已成為SoC(片上系統)驗證的主要手段之一,但大多數的原型描述仍使用Verilog/VHDL語(yǔ)言,描述效率低。以軟件編譯式系統設計(SCSD)為基礎,提出了SoC的原型驗證流程,用Handel-C語(yǔ)言描述SoC原型,并直接實(shí)現在原型驗證硬件上;用SCSD的軟件工具、RC1000和RC200硬件平臺搭建了一個(gè)SoC原型驗證系統的樣機,并在樣機上完成了Lena圖像處理SoC的原型驗證;在反復
  • 關(guān)鍵字: Handel-C  SoC  軟件編譯式系統設計  驗證  原型  SoC  ASIC  

基于DSP和FPGA的ARINC429機載總線(xiàn)接口板的硬件設計

  • 基于DSP和FPGA的ARINC429機載總線(xiàn)接口板的硬件設計 西安交通大學(xué)電子與信息工程學(xué)院(710049) 種稚萌 王 亮 韓崇昭 李 峰    摘 要:介紹了民用飛機機載數據總線(xiàn)ARINC429的硬件接口板,該接口板采用DSP和FPGA實(shí)現四路ARINC429信號收發(fā)通道,使整個(gè)系統的處理速度大大提高。   關(guān)鍵詞:ARINC429總線(xiàn) DSP FPGA   機載數據總線(xiàn) ARINC429在當代的運輸機和相當數量的民航客機 (如A310、A300、A600、B757、B767)中有著(zhù)廣
  • 關(guān)鍵字: ARINC429總線(xiàn)  DSP  FPGA  

汽車(chē)嵌入式SoC系統的應用與發(fā)展

  • 摘 要:介紹了作為泛計算領(lǐng)域重要組成部分的汽車(chē)嵌入式系統由低端到高端的發(fā)展歷程和各個(gè)階段的主要特點(diǎn),詳細論述了嵌入式SoC系統應用于汽車(chē)電子方面的新理論、新方法和關(guān)鍵技術(shù),并對汽車(chē)嵌入式SoC系統的發(fā)展趨勢進(jìn)行了展望。  關(guān)鍵詞:泛計算 嵌入式系統 汽車(chē)電子 SoC  嵌入式系統是泛計算領(lǐng)域的重要組成部分,是嵌入到對象宿主體系中完成某種特定功能的專(zhuān)用計算機系統[1]。嵌入式系統有體積小、低功耗、集成度高、子系統間能通信融合的優(yōu)點(diǎn)。隨著(zhù)汽車(chē)技術(shù)的發(fā)展以及微處
  • 關(guān)鍵字: SoC  泛計算  汽車(chē)電子  嵌入式系統  SoC  ASIC  汽車(chē)電子  

基于FPGA實(shí)現FIR濾波器的研究

  • 基于FPGA實(shí)現FIR濾波器的研究 武漢大學(xué)電氣工程學(xué)院(430072) 郭曉宇 潘 登 楊同中    摘 要:針對在FPGA中實(shí)現FIR濾波器的關(guān)鍵——乘法運算的高效實(shí)現進(jìn)行了研究,給出了將乘法化為查表的DA算法,并采用這一算法設計了FIR濾波器。通過(guò)FPGA仿真驗證,證明了這一方法是可行和高效的,其實(shí)現的濾波器的性能優(yōu)于用DSP和傳統方法實(shí)現的FIR濾波器。最后介紹了整數的CSD表示和還處于研究階段的根據FPGA實(shí)現的要求改進(jìn)的最優(yōu)表示。   關(guān)鍵詞:FPGA DA FIR濾波器 CSD
  • 關(guān)鍵字: CSD  DA  FIR濾波器  FPGA  

內嵌ARM核的FPGA芯片EPXA10及其在圖像驅動(dòng)和處理方面的應用

  • 內嵌ARM核的FPGA芯片EPXA10及其在圖像驅動(dòng)和處理方面的應用 北京航空航天大學(xué)自動(dòng)化科學(xué)與電氣工程學(xué)院(100083) 尹 娜 江 潔 張廣軍    摘 要:介紹了內嵌 ARM核的FPGA芯片EPXA10的主要功能特點(diǎn)、內部結構及工作方式,通過(guò)其在圖像驅動(dòng)和處理方面的應用,體現了EPXA10邏輯控制實(shí)現簡(jiǎn)單、對大量數據做簡(jiǎn)單處理速度快以及軟件編程靈活的特點(diǎn)。   關(guān)鍵詞:ARM FPGA EPXA10 圖像驅動(dòng) 圖像處理   隨著(zhù)亞微米技術(shù)的發(fā)展,FPGA芯片密度不斷增加,并以強大的
  • 關(guān)鍵字: ARM  EPXA10  FPGA  圖像處理  圖像驅動(dòng)  

高速數字串行加法器及其應用

  • 高速數字串行加法器及其應用 深圳南山區科技園中興通訊IC開(kāi)發(fā)一部(518057) 鐘信潮上海盛立亞光網(wǎng)絡(luò )系統有限公司 薛小剛深圳南山區科技園中興通訊3G開(kāi)發(fā)(518057) 王 誠     摘 要:與傳統加法器相比,數字串行加法器具有工作頻率高、占用資源少、設計靈活等優(yōu)點(diǎn)。介紹了數字串行加法器的原理,說(shuō)明了該加法器在FPGA上的實(shí)現要點(diǎn)及其在匹配濾波器設計中的應用。   關(guān)鍵詞:加法器 位并行 數字串行 FPGA 匹配濾波器   與傳統DSP相比,定制DSP具有速度更高、設計靈活、易于更改
  • 關(guān)鍵字: FPGA  加法器  匹配濾波器  數字串行  位并行  

S2C成為T(mén)ensilica中國地區最新SoC原型合作伙伴

  •   Tensilica宣布結盟S2C 公司共建SoC原型合作伙伴關(guān)系。 S2C已將Tensilica的Diamond Standard 108mini集成到TAI Logic Module基于FPGA的 ESL平臺中,并正在開(kāi)發(fā)針對Tensilica廣受歡迎的Diamond Standard 330HiFi音頻IP核的參考設計和演示平臺。   S2C基于FPGA的ESL 解決方案能夠使設計工程師容易和安全地
  • 關(guān)鍵字: S2C  SoC原型  Tensilica  單片機  合作伙伴  嵌入式系統  消費電子  中國地區  SoC  ASIC  消費電子  

利用Virtex-5 FPGA實(shí)現更高的性能

  • 在FPGA系統設計中,要達到性能最大化需要平衡具有混合性能效率的元器件,包括邏輯構造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中,我將向你解釋怎樣能在追求更高系統級性能的過(guò)程中受益于Xilinx® 的Virtex™-5 FPGA構建模塊,特別是新的ExpressFabric™技術(shù)。以針對邏輯和算術(shù)功能的量化預期性能改進(jìn)為例,我將探究ExpressFabric架構的主要功能?;趯?shí)際客戶(hù)設計的基準將說(shuō)明Virtex-5ExpressFabric技術(shù)性能平均比前一
  • 關(guān)鍵字: FPGA  Virtex-5  單片機  嵌入式系統  

利用Xilinx Platform Studio工具套件,快速、便捷地生成 BSP

  • 具有嵌入式處理器的 平臺 FPGA 為您提供前所未有的靈活性、集成度和高性能。目前,在單個(gè)可編程邏輯設備中開(kāi)發(fā)極其復雜且高度定制化的嵌入式系統已成為可能。 隨著(zhù)芯片性能的不斷增加,如何使設計方法始終高效、多產(chǎn),成為人們面臨的主要挑戰。嵌入式系統開(kāi)發(fā)的關(guān)鍵活動(dòng)之一是開(kāi)發(fā)板支持包 (BSP)。利用 BSP,可以使嵌入式軟件應用程序成功地初始化,并與連接到處理器的硬件資源進(jìn)行通信。典型的 BSP 組件包括引導代碼、設備驅動(dòng)程序代碼和
  • 關(guān)鍵字: FPGA  PowerPC  處理器的Virtex  單片機  嵌入式系統  

基于SoC的AC97技術(shù)硬件設計(圖)

  • 摘 要:介紹一種在soc內核仿真環(huán)境中設計ac97音頻控制器的方法,著(zhù)重闡述了所設計的音頻控制器以及soc內核仿真環(huán)境的結構和原理。本音頻控制器邏輯功能正確,可以與內核協(xié)調工作。關(guān)鍵詞:ac97音頻控制器;soc內核仿真;現場(chǎng)可編程門(mén)陣列 引言---符合audio codec97協(xié)議(簡(jiǎn)稱(chēng)ac97,是由intel公司提出的數字音頻處理協(xié)議)的音頻控制器不但廣泛應用于個(gè)人電腦聲卡,并且為個(gè)人信息終端設備的soc(如intel的pxa250)提供音頻解決方案。本文設計的音頻控制器可為dsp內核提供數字音頻
  • 關(guān)鍵字: SoC  ASIC  

SYNPLICITY CERTIFY軟件全面支持XILINX VIRTEX-5 FPGA簡(jiǎn)化ASIC原型驗證過(guò)程

  •   Synplicity宣布其Certify® ASIC RTL 原型設計軟件增強了對 Xilinx Virtex™-5 系列的 65 納米 FPGA 的支持。Certify 軟件是業(yè)界首款支持多個(gè) FPGA 進(jìn)行 ASIC 原型設計的產(chǎn)品。Certify 工具將多芯片分組技術(shù)與業(yè)界一流的 FPGA 綜合技術(shù)
  • 關(guān)鍵字: ASIC原型驗證  CERTIFY軟件  FPGA  SYNPLICITY  VIRTEX-5  XILINX  單片機  嵌入式系統  

基于嵌入式技術(shù)的SoC是微電子科學(xué)發(fā)展的重要方向

  • 21世紀,微電子科學(xué)與技術(shù)將是集成系統芯片(SoC)的時(shí)代,集成電路(IC)將發(fā)展為集成系統芯片。IC芯片是通過(guò)印刷電路板(PCB)等技術(shù)實(shí)現整機系統的。盡管IC的速度很高、功耗很小,但由于PCB板中IC芯片之間的連線(xiàn)延時(shí)、噪聲、PCB板可靠性以及重量等因素的限制,整機系統性能受到很大的限制。隨著(zhù)系統向高速度、低功耗、低電壓和多媒體、網(wǎng)絡(luò )化、移動(dòng)化的發(fā)展,系統對電路的要求越來(lái)越高,傳統集成電路已無(wú)法滿(mǎn)足性能日益提高的整機系統的要求。隨著(zhù)IC設計與制造技術(shù)水平的提高,集成電路規模越來(lái)越大,目前已可以在一個(gè)芯
  • 關(guān)鍵字: 0701_A  單片機  嵌入式系統  雜志_關(guān)注焦點(diǎn)  SoC  ASIC  

利用Virtex-5 FPGA實(shí)現更高性能的方法

  • 在FPGA系統設計中,要達到性能最大化需要平衡具有混合性能效率的元器件,包括邏輯構造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中,我將向你解釋怎樣能在追求更高系統級性能的過(guò)程中受益于Xilinx? 的Virtex?-5 FPGA構建模塊,特別是新的ExpressFabric?技術(shù)。以針對邏輯和算術(shù)功能的量化預期性能改進(jìn)為例,我將探究ExpressFabric架構的主要功能?;趯?shí)際客戶(hù)設計的基準將說(shuō)明Virtex-5ExpressFabric技術(shù)性能平均比前一代Virtex-4 FPGA要高
  • 關(guān)鍵字: FPGA  Virtex-5  單片機  邏輯構造  嵌入式系統  
共7974條 509/532 |‹ « 507 508 509 510 511 512 513 514 515 516 » ›|

fpga soc介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga soc!
歡迎您創(chuàng )建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>