EEPW首頁(yè) >>
主題列表 >>
fpga soc
fpga soc 文章 進(jìn)入fpga soc技術(shù)社區
可重構計算技術(shù)將漸入民用領(lǐng)域
- ??? 可重構計算（Reconfigurable Computing） 技術(shù)是指在軟件的控制下，利用系統中的可重用資源（如FPGA等可重構邏輯器件），根據應用的需要重新構造一個(gè)新的計算平臺，達到接近專(zhuān)用硬件設計的高性能。它避免了微處理器計算模式因為取指、譯碼等步驟導致的性能損失，同時(shí)也消除了專(zhuān)用集成電路（ASIC）計算模式因為前期設計制造的復雜過(guò)程帶來(lái)的高代價(jià)和不可重用等缺陷。???? 從某種意義上來(lái)說(shuō)，可重構計算技術(shù)并不是什么新技術(shù)，
- 關(guān)鍵字： FPGA 可重構計算 嵌入式
FPGA實(shí)現的FIR算法在汽車(chē)動(dòng)態(tài)稱(chēng)重儀中的應用
- 引言 車(chē)輛在動(dòng)態(tài)稱(chēng)重時(shí)，作用在平臺上的力除真實(shí)軸重外，還有許多因素產(chǎn)生的干擾力，如：車(chē)速、車(chē)輛自身諧振、路面激勵、輪胎驅動(dòng)力等，給動(dòng)態(tài)稱(chēng)重實(shí)現高精度測量造成很大困難。若在消除干擾的過(guò)程中采用模擬方法濾波，參數則不能過(guò)大，否則將產(chǎn)生過(guò)大的延遲導致不能實(shí)現實(shí)時(shí)處理，從而造成濾波后的信號仍然含有相當一部分的噪聲。所以必須采用數字濾波消除干擾。 FIR濾波的原理及實(shí)現 本文采用FIR數字濾波，其原理如公式1所示。 Y(n)= (1) 其中h(k)為系統濾波參數，x(n)為采集的信號，
- 關(guān)鍵字： FIR算法 FPGA 動(dòng)態(tài)稱(chēng)重儀 汽車(chē)電子 汽車(chē)電子
FPGA與CPLD的區別
- 管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點(diǎn),但由于ＣＰＬＤ和ＦＰＧＡ結構上的差異,具有各自的特點(diǎn):①ＣＰＬＤ更適合完成各種算法和組合邏輯,ＦＰ ＧＡ更適合于完成時(shí)序邏輯。換句話(huà)說(shuō),ＦＰＧＡ更適合于觸發(fā)器豐富的結構,而ＣＰＬＤ更適合于觸發(fā)器有限而乘積項豐富的結構。②ＣＰＬＤ的連續式布線(xiàn)結構決定了它的時(shí)序延遲是均勻的和可預測的,而ＦＰＧＡ的分段式布線(xiàn)結構決定了其延遲的不可預測性。 ③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過(guò)修改具有固定內連電路的邏輯功能來(lái)編程,ＦＰＧＡ主要通過(guò)
- 關(guān)鍵字： CPLD FPGA
基于S3C44B0X的嵌入式Socket通信設計
- 隨著(zhù)微電子技術(shù)的不斷創(chuàng )新和發(fā)展，嵌入式系統已經(jīng)廣泛滲透到科學(xué)研究、工程設計、國防軍事、自動(dòng)化控制領(lǐng)域以及人們日常生活的方方面面。由嵌入式微控制器組成的系統其最明顯的優(yōu)勢就是可以嵌入到任何微型或小型儀器和設備中。 嵌入式系統是指將應用程序、操作系統與計算機硬件集成在一起的系統。它以應用為中心、以計算機技術(shù)為基礎，而且軟硬件可以裁剪，因而是能滿(mǎn)足應用系統對功能、可靠性、成本、體積和功耗的嚴格要求的專(zhuān)用計算機系統１。嵌入式系統與通信、網(wǎng)絡(luò )技術(shù)的結合可以極大地增強網(wǎng)絡(luò )的智能化與靈活性，拓展通信功能，從而實(shí)現
- 關(guān)鍵字： 通訊 網(wǎng)絡(luò ) 無(wú)線(xiàn) SoC ASIC
意法擴建法國創(chuàng )新系統 應用SoC解決方案
- 意法半導體日前宣布公司擴建了位于法國格勒諾布爾的專(zhuān)門(mén)研發(fā)系統級芯片(SoC)解決方案的創(chuàng )新系統整合中心(CIIS)。 CIIS位于法國格勒諾布爾科技集群地區科學(xué)園Polygone Scientifique的中心，擴建項目是新增兩個(gè)占地面積13,000m2的設施。該中心原有設施包括32,000m2辦公區、8,000m2無(wú)塵室和實(shí)驗室、1,800m2測試設施?？赏瑫r(shí)容納600名員工辦公的擴建工程證明ST一直在履行自上個(gè)世紀7
- 關(guān)鍵字： SoC 解決方案 意法半導體 SoC ASIC
一種眼科B型超聲診斷議
- 摘要：介紹一種以Winbond公司的W78E58單片機為控制核心，并采用FPGA和大容量FIFO等器件構成的眼科B型超聲診斷儀。闡述了眼科超聲診斷儀的基本原理，使用FIFO作為數據共享RAM實(shí)現采樣和顯示相對獨立的模塊化設計方案以及FPGA在該設計中的具體應用。 20世紀50年代初超聲探測開(kāi)始應用于醫學(xué)領(lǐng)域至今，超聲診斷技術(shù)已有了長(cháng)足的進(jìn)展。超聲診斷儀更是形式多樣，型號繁多。 超聲診斷儀通常按三種方法分類(lèi)，它們是：①按圖像信息的獲取方法分類(lèi)，由此可分為反射法超 聲診斷儀、多普勒法超聲診斷儀和透射法超
- 關(guān)鍵字： FPGA 醫療電子專(zhuān)題
Nios II系統在數字式心電診監測設備中的應用
- （1、武漢科技學(xué)院 河北 武漢 430073；2、華中科技大學(xué) 同濟醫學(xué)院河北 武漢 430000） 1 引言心電檢測儀是醫學(xué)界運用廣泛的一種心電監測設備，他主要由12導聯(lián)心電傳感器和心電信號處理設備兩部分組成，目前運用廣泛的數字式心電檢測儀大都是由DSP處理器外加一個(gè)單片機（MCU），通過(guò)編寫(xiě)復雜的并行通訊協(xié)議來(lái)完成的，這種結構雖然有較高的精度，但硬件設計復雜，軟件編寫(xiě)煩瑣，相應的開(kāi)發(fā)周期長(cháng)，研制成本高。本設計采用Altera公司先進(jìn)的SOPC（可編程片上系統）解決方案--以32位Nios I
- 關(guān)鍵字： FPGA II Nios 醫療電子專(zhuān)題
基于FPGA的數字式心率計
- 心率計是常用的醫學(xué)檢查設備，實(shí)時(shí)準確的心率測量在病人監控、臨床治療及體育競賽等方面都有著(zhù)廣泛的應用。心率測量包括瞬時(shí)心率測量和平均心率測量。瞬時(shí)心率不僅能夠反映心率的快慢。同時(shí)能反映心率是否勻齊；平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個(gè)參數在測量時(shí)都是必要的。 測量心率有模擬和數字兩種方法。模擬方法是在給定的時(shí)間間隔內計算R波（或脈搏波）的脈沖個(gè)數，然后將脈沖計數乘以一個(gè)適當的常數測量心率的。這種方法的缺點(diǎn)是測量誤差較大、元件參數調試困難、可靠性差。數字方法是先測量相鄰R波之間的時(shí)間，
- 關(guān)鍵字： FPGA 醫療電子專(zhuān)題 醫療保健類(lèi)
多核SoC的嵌入式軟件開(kāi)發(fā)
- 與幾年前相比，生產(chǎn)嵌入式應用產(chǎn)品的oem感受到了越來(lái)越大的市場(chǎng)壓力，產(chǎn)品的新功能和新特性、業(yè)界新標準、市場(chǎng)供求、用戶(hù)對低功耗甚至零功耗的不斷追求，以及產(chǎn)品成本等越來(lái)越多的因素都會(huì )對典型嵌入式設計產(chǎn)生影響，這使得目前市場(chǎng)上的各種應用產(chǎn)品，從純粹的消費電子（如蜂窩電話(huà)、mp3播放器、數碼相機）到基礎設備（基站、電話(huà)系統、wan交換機等），都產(chǎn)生了變化，這些變化促使研發(fā)人員開(kāi)發(fā)更加完善和復雜的軟件，并在高端產(chǎn)品上使用大量的fpga。這些變化同時(shí)也將設計者推向了asic/soc與非傳統硬件模型——多核設計。
- 關(guān)鍵字： SoC ASIC
基于S3C44B0X的嵌入式Socket通信設計
- 隨著(zhù)微電子技術(shù)的不斷創(chuàng )新和發(fā)展，嵌入式系統已經(jīng)廣泛滲透到科學(xué)研究、工程設計、國防軍事、自動(dòng)化控制領(lǐng)域以及人們日常生活的方方面面。由嵌入式微控制器組成的系統其最明顯的優(yōu)勢就是可以嵌入到任何微型或小型儀器和設備中。 嵌入式系統是指將應用程序、操作系統與計算機硬件集成在一起的系統。它以應用為中心、以計算機技術(shù)為基礎，而且軟硬件可以裁剪，因而是能滿(mǎn)足應用系統對功能、可靠性、成本、體積和功耗的嚴格要求的專(zhuān)用計算機系統１。嵌入式系統與通信、網(wǎng)絡(luò )技術(shù)的結合可以極大地增強網(wǎng)絡(luò )的智能化與靈活性，拓展通信功能，從而
- 關(guān)鍵字： SoC ASIC
基于32位RISC處理器SoC平臺的Linux操作系統實(shí)現
- 引言 智原科技的fie8100 soc平臺是一種低功耗、便攜式視頻相關(guān)應用開(kāi)發(fā)soc平臺，也可用于基于fa526 cpu的soc設計驗證。 基于fa526的linux軟件開(kāi)發(fā)套件，開(kāi)發(fā)人員可將linux一2．4．19軟件環(huán)境在fie8100平臺上安裝實(shí)現，并完成對平臺上所有ip的驅動(dòng)程序安裝和對fa526的內部調試。 fa526介紹 fa526是一顆有著(zhù)廣泛用途的32位risc處理器。它包括一個(gè)同步cpu內核(core)、獨立的指令／數據緩存(cache)、獨立的指令／數
- 關(guān)鍵字： SoC ASIC
PSoc的電容式非接觸感應按鍵設計
- 電容式感應技術(shù)正在迅速成為面板操作和多媒體交互的全新應用技術(shù)，其耐用性和降低bom成本方面的優(yōu)勢，使這種技術(shù)在非接觸式操作界面上得到廣泛的應用。本文采用psoc片上系統芯片，實(shí)現了非接觸式、穩定可靠的電容式感應按鍵的設計。 1 psoc片上系統 psoc微處理器由處理器內核、系統資源、數字系統和模擬系統組成。psoc片上系統包含8個(gè)數字模塊和12個(gè)模擬模塊。這些模塊都可進(jìn)行配置，用戶(hù)通過(guò)對這些模塊進(jìn)行配置，定義出用戶(hù)所需要的功能。數字模塊可配置成定時(shí)器、計數器、串行通信口（uarts）、crc
- 關(guān)鍵字： SoC ASIC
減小SoC系統測試功耗的方法
- 引言 隨著(zhù)現代半導體技術(shù)的發(fā)展，將整個(gè)系統集成在一個(gè)芯片上成為可能，即通常所說(shuō)的片上系統集成soc(system-on-chip)。由于soc的結構特點(diǎn)，dft成為soc設計中的一項關(guān)鍵技術(shù)。由于任何一種測試方法的基本原理都是敏化和傳遞故障，因此不可避免地使電路內部節點(diǎn)的翻轉情況變得更加密集，同時(shí)邏輯設計所采用的低功耗設計在測試模式下通常無(wú)法起作用，從而在測試模式下必然會(huì )產(chǎn)生出比正常工作狀態(tài)大得多的功率消耗。測試功耗問(wèn)題將會(huì )極大影響產(chǎn)品成品率。因此降低測試功耗是所有測試方法在處理高性能電路系統
- 關(guān)鍵字： SoC ASIC
fpga soc介紹
您好，目前還沒(méi)有人創(chuàng )建詞條fpga soc!
歡迎您創(chuàng )建該詞條，闡述對fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。 創(chuàng )建詞條
fpga soc電路
fpga soc相關(guān)帖子
fpga soc資料下載
fpga soc專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473