<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> designware ddr

減少DDR記憶體驗負載的探測技術(shù)

  •   DDR內存已成為系統DRAM的主要技術(shù),而DDR系統的驗證則是新的數字系統設計最具挑戰性且費時(shí)的工作之一。邏輯分析儀是協(xié)助工程師驗證這些系統的重要工具,但在成本與空間的限制下,邏輯分析儀探測技術(shù)變成了一個(gè)值得深思的問(wèn)題。   理想上,DDR的可測試性應成為最終設計的一部份,以利于在測試臺進(jìn)行系統的驗證,因為在整個(gè)產(chǎn)品生命周期中的工程設計與委外代工都會(huì )增加成本。然而礙于邏輯分析儀探測點(diǎn)的電氣負載與空間需求,這種作法直到今天仍不可行。新的免接頭式邏輯分析儀探測技術(shù)使DDR可測試性得以結合到產(chǎn)品的最初與最終
  • 關(guān)鍵字: DDR  測量  測試  

端接DDR DRAM的電源電路

  •     DDR(雙數據速率)DRAM應用于工作站和服務(wù)器的高速存儲系統中。存儲器IC采用1.8V或2.5V電源電壓,并需要等于電源電壓一半的基準電壓(VREF=VDD/2)。此外,各邏輯輸出端都接一只電阻器,等于并跟蹤VREF的終端電壓VTT。在保持VTT=VREF+0.04V的同時(shí),必須提供源流或吸收電流。圖1所示電路可為1.8V和2.5V兩種存儲器系統提供終端電壓,并可輸出高達6A的電流。IC1有一個(gè)降壓控制器和2個(gè)線(xiàn)性穩壓控制器。IC1在輸入電壓為4.5~28V下工作。
  • 關(guān)鍵字: 電源電路  DDR  DRAM  存儲器  

存儲器類(lèi)型綜述及DDR接口設計的實(shí)現

  • 電子系統設計師很少考慮他們下一個(gè)設計中元器件的成本,而更關(guān)注它們能夠達到的最高性能。
  • 關(guān)鍵字: DDR  存儲器  接口設計    

可以消除開(kāi)關(guān)噪聲的DDR內存系統電源

  • 本設計介紹了一種應用于DDR內存系統的獨特、低成本的電源電路。常規DDR內存系統包括一個(gè)雙反向轉換器和一個(gè)輸出參考電壓。與常規設計不同,本文用線(xiàn)性調節器代替反向轉換器,見(jiàn)圖1,具有消除PWM轉換器開(kāi)關(guān)噪聲的優(yōu)點(diǎn)。DDR內存系統要求穩定的2.5V主電源(VDD)、端電壓(VTT)和參考電壓(VREF),其中VDD、VTT可引出和吸收電流,,這些要求給電源設計者帶來(lái)新挑戰。本電路中,低壓同步反向器產(chǎn)生8A,2.5V的主電源VDD輸出,VTT和VREF通過(guò)運放的線(xiàn)性調節設計實(shí)現。電路專(zhuān)門(mén)為低功耗DDR系統(如p
  • 關(guān)鍵字: DDR  存儲器  
共109條 8/8 |‹ « 1 2 3 4 5 6 7 8
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>