工程師分享：基于FPGA的GPU原型優(yōu)化設計

　　安迪•喬力是一名高級應用程序顧問(wèn)——該程序即Synopsys全球產(chǎn)品線(xiàn)領(lǐng)導品牌，基于FPGA的原型設計。安迪已從事FPGA技術(shù)研發(fā)25年多。最近，他又開(kāi)始向客戶(hù)提供支持，支持他們建立在Synopsys HAPS平臺上的復雜CPU SoC和GPU IP原型設計需求，并同時(shí)在全球范圍內對嵌入在用戶(hù)程序中相同SoC和GPU IP的開(kāi)發(fā)提供支持。

　　PowerVR Rogue GPU的建立基于效率市場(chǎng)領(lǐng)先的原則，這使過(guò)去幾代圖像處理器的性能得以顯著(zhù)提高。為了獲得高性能，GPU架構利用強大的并行處理能力來(lái)處理高要求的圖像和計算任務(wù)。為獲得高性能而配置GPU IP時(shí)，設計團隊面臨的是多重的挑戰。他們需將復雜、高門(mén)數的設計融入單一FPGA有限的空間里?？紤]到Series6、Series6XE 和Series6XT系列的可擴展性（從半個(gè)到八個(gè)集群），在嘗試測試這些復雜設備時(shí)卻面臨著(zhù)更多的挑戰。

　　PowerVR Series6XT GPU的規模是從兩個(gè)集群到八個(gè)集群。由于其它選擇（即制造測試芯片）的過(guò)程變得越來(lái)越昂貴且耗時(shí)，Synopsys和Imagination便合作打造更具活力基于FPGA的原型設計結構。由此，使用多個(gè)FPGA甚至是最大的PowerVR GPU建模的新型優(yōu)化流程便得以問(wèn)世。下述將具體展示獲得這一建樹(shù)的經(jīng)歷。

　　GPU原型設計需求

　　Synopsys所做的第一步是啟動(dòng)一個(gè)概念驗證項目。這個(gè)項目為Imagination的PowerVR Series6 GPU展示了基于FPGA的原型設計。原型設計環(huán)境包括一個(gè)獨立回歸測試的頂層測試架構。試架構通過(guò)PCIe端口和使用DDR3存儲接口的存儲測試激勵和結果連接至PC主機。這使得測試團隊得以控制和分析GPU，并通過(guò)Universal Multi-Resource BUS （UMRBus）對系統進(jìn)行配置且從PC主機訪(fǎng)問(wèn)測試和結果數據。

　　支持回歸測試的頂層測試架構

　　團隊為包含多重FPGA的Synopsys HAPS-70 S48原型設計系統的實(shí)施進(jìn)行手動(dòng)的設計區分，獲得了幾個(gè)MHz的時(shí)鐘速度。在該系統上將實(shí)施7000個(gè)回歸測試——所有測試都不需要測試芯片。我們不僅僅區分衍生設計（甚至比Series6 GPU更大的設備），還創(chuàng )建了額外的測試邏輯和充足的性能，以支持視頻輸出。這可通過(guò)使用ProtoCompiler完成。ProtoCompiler是Synopsys第二代FPGA自動(dòng)化區分工具。ProtoCompiler旨在將啟動(dòng)所需的時(shí)間和工作量最小化，再為IP驗證和軟件開(kāi)發(fā)部署Synopsys HAPS系列系統。它結合了自動(dòng)化特性，用于設計規劃、邏輯綜合、調試和連接到其它驗證環(huán)境如Synopsys VCS和ZeBu。原型軟件與HAPS系列緊密結合，以提供系統性能。

　　PowerVR Series6和Series6XT原型的成功意味著(zhù)Imagination設計團隊在將新型GPU引入市場(chǎng)時(shí)很少依賴(lài)測試芯片的使用。對原型的早期訪(fǎng)問(wèn)可確保系統驗證、早期的軟件開(kāi)發(fā)并簡(jiǎn)化軟硬件集成。

　　Synopsys HAPS-70中的PowerVR Series6 GPU

　　利用原型平臺最終獲得12 MHz性能使Imagination得以在幾個(gè)小時(shí)內執行數千個(gè)測試，并為平臺提供早期的軟件開(kāi)發(fā)。此外，HAPS系統支持視頻輸出可允許實(shí)時(shí)、工作的I/O對圖像處理的正確性和質(zhì)量進(jìn)行檢查。