- 學(xué)好FPGA應該要具備的知識-閱讀本文的人群：熟悉數字電路基本知識（如加法器、計數器、RAM等），熟悉基本的同步電路設計方法，熟悉HDL語(yǔ)言，對FPGA的結構有所了解，對FPGA設計流程比較了解。
- 關(guān)鍵字：
FPGA 同步電路
- 解密業(yè)界首款16nm產(chǎn)品核心技術(shù)-以賽靈思 20nm UltraScale 系列的成功為基礎，賽靈思現又推出了全新的 16nm UltraScale+ 系列 FPGA、3D IC 和 MPSoC，憑借新型存儲器、3D-on-3D 和多處理SoC（MPSoC）技術(shù)，再次領(lǐng)先一代提供了遙遙領(lǐng)先的價(jià)值優(yōu)勢。
- 關(guān)鍵字：
賽靈思 FPGA 16nm制程
- FPGA實(shí)戰開(kāi)發(fā)技巧（13）-基于IP的設計已成為目前FPGA設計的主流方法之一，本章首先給出IP的定義，然后以FFT IP核為例，介紹賽靈思IP核的應用。
- 關(guān)鍵字：
FPGA 賽靈思 IP核
- FPGA實(shí)戰開(kāi)發(fā)技巧（12）-在大規模設計的調試應該按照和設計理念相反的順序，從底層測試，主要依靠ChipScope Pro 工具。下面主要介紹ChipScope Pro、FPGA Editor 組件的使用方法。
- 關(guān)鍵字：
FPGA Xilinx
- FPGA實(shí)戰開(kāi)發(fā)技巧（11）-在串行模式下，需要微處理器或微控制器等外部主機通過(guò)同步串行接口將配置數據串行寫(xiě)入FPGA芯片，其模式選擇信號M[2:0]=3’b111
- 關(guān)鍵字：
FPGA 賽靈思
- FPGA中的多時(shí)鐘域設計-在一個(gè)SOC設計中，存在多個(gè)、獨立的時(shí)鐘，這已經(jīng)是一件很平常的事情了。大多數的SOC器件都具有很多個(gè)接口，各個(gè)接口標準都可能會(huì )使用完全不同的時(shí)鐘頻率。
- 關(guān)鍵字：
FPGA 多時(shí)鐘域
- 組合運用多種智能I/O規劃工具能使引腳分配過(guò)程變輕松-對于需要在PCB板上使用大規模FPGA器件的設計人員來(lái)說(shuō)，I/O引腳分配是必須面對的眾多挑戰之一。
- 關(guān)鍵字：
賽靈思 FPGA
- FPGA與單片機實(shí)現數據串行通信的解決方案-本文針對由FPGA構成的高速數據采集系統數據處理能力弱的問(wèn)題，提出FPGA與單片機實(shí)現數據串行通信的解決方案。
- 關(guān)鍵字：
FPGA 串行通信
- FPGA與DSPs高速互聯(lián)的方案-DSP與FPGA高速的數據傳輸有三種常用接口方式: EMIF, HPI 和 McBSP 方式。而采用 EMIF 接口方式, 利用 FPGA ( 現場(chǎng)可編程邏輯門(mén)陣列) 設計 FIFO的接口電路，即可實(shí)現高速互聯(lián)。
- 關(guān)鍵字：
FPGA DSPs
- FPGA設計中對輸入信號的處理-一般來(lái)說(shuō)，在全同步設計中，如果信號來(lái)自同一時(shí)鐘域，各模塊的輸入不需要寄存。只要滿(mǎn)足建立時(shí)間，保持時(shí)間的約束，可以保證在時(shí)鐘上升沿到來(lái)時(shí)，輸入信號已經(jīng)穩定，可以采樣得到正確的值。
- 關(guān)鍵字：
FPGA 全同步設計
- 3系列FPGA中使用LUT構建分布式RAM(4)-前面講了分布式RAM的方方面面，下面以RAM_16S為例，分別給出其在VHDL和Verilog HDL下面的模板代碼（在ISE Project Navigator中選擇 Edit--- Language Templates，然后選擇VHDL 或者Verilog, 最后是Synthesis Templates --- RAM，在中也有具體調用過(guò)程的描述）
- 關(guān)鍵字：
FPGA LUT RAM
- 3系列FPGA中使用LUT構建分布式RAM（3）-前面簡(jiǎn)要介紹了Spartan-3系列FPGA中分布式RAM的基本特性。為什么不從更高級的Virtex系列入手呢？我仔細看了一下各個(gè)系列的介紹、對比，Spartan系列基本就是Virtex系列的精簡(jiǎn)版，其基本原理是一樣的，所以從簡(jiǎn)單的入手來(lái)融會(huì )貫通未嘗不是一個(gè)好辦法。
- 關(guān)鍵字：
FPGA LUT RAM
- 3系列FPGA中使用LUT構建分布式RAM（1）-在賽靈思Spartan-3、3E等系列的FPGA中，其邏輯單元CLB中一般含有不同數量的單端口RAM（SRAM）或者雙端口RAM（DRAM），這里的“單”或者“雙”是由我們開(kāi)發(fā)人員定義的。
- 關(guān)鍵字：
FPGA LUT RAM
- 3系列FPGA中使用LUT構建分布式RAM（2）-帶有異步寫(xiě)/同步讀的SRAM，其中的同步讀取可以使用與分布式RAM相關(guān)聯(lián)的觸發(fā)器實(shí)現。
- 關(guān)鍵字：
FPGA LUT RAM
- 工程師對于有關(guān)FPGA項目的九大感言-要和人配合。以我們做硬件的工程師為例，測試的時(shí)候一般都需要軟件的配合，一個(gè)對硬件來(lái)說(shuō)無(wú)比復雜的工作，可能在軟件工程師看來(lái)就是幾行簡(jiǎn)單的代碼。
- 關(guān)鍵字：
FPGA
asic-to-fpga介紹
您好，目前還沒(méi)有人創(chuàng )建詞條asic-to-fpga!
歡迎您創(chuàng )建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。
創(chuàng )建詞條
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473