EEPW首頁(yè) >>
主題列表 >>
現場(chǎng)可編程門(mén)陣列(fpga)
現場(chǎng)可編程門(mén)陣列(fpga) 文章 進(jìn)入現場(chǎng)可編程門(mén)陣列(fpga)技術(shù)社區
面向FPGA的ESL工具
- 邏輯設計領(lǐng)域正在發(fā)生根本變化。新一代設計工具幫助軟件開(kāi)發(fā)者將其算法表達直接轉換成硬件，而無(wú)需學(xué)習傳統的硬件設計技術(shù)。 這些工具及相關(guān)設計方法學(xué)一起被歸類(lèi)為電子系統級 (ESL) 設計，廣泛地指從比目前主流的寄存器傳輸級 (RTL) 更高的抽象級別上開(kāi)始的系統設計與驗證方法學(xué)。與硬件語(yǔ)言如 Verilog 和 VHDL比起來(lái)，ESL 設計語(yǔ)言在語(yǔ)法和語(yǔ)義上與流行的 ANSI C 比較接近。 ESL 與 FPGA 有何關(guān)系？ ESL 工具已經(jīng)存在了一段時(shí)間，而許多人覺(jué)得這些工具主要專(zhuān)注于 ASIC 設計
- 關(guān)鍵字： ESL FPGA 單片機 嵌入式系統
賽靈思宣布SPARTAN-3A I/O優(yōu)化FPGA全線(xiàn)產(chǎn)品實(shí)現量產(chǎn)
- 賽靈思公司（Xilinx, Inc. ）今天宣布90nm I/O優(yōu)化的Spartan™-3A平臺全線(xiàn)產(chǎn)品實(shí)現量產(chǎn)。這些產(chǎn)品包括Spartan-3A平臺的全部五款器件：XC3S50A、XC3S200A、XC3S400A、XC3S700A和XC3S1400A。 隨著(zhù)產(chǎn)品架構的不斷演進(jìn)和成本的迅速降低，賽靈思Spartan系列FPGA自從1998年推出以來(lái)，應用范圍不斷擴展，目前已經(jīng)成為全球消費電子和汽車(chē)應用設計人員的首選器件平臺。其主要應用包括數字顯示、手機、PDA、汽車(chē)后座娛樂(lè )系統和
- 關(guān)鍵字： FPGA SPARTAN-3A 單片機 嵌入式系統 賽靈思
采用靈活的汽車(chē)FPGA來(lái)提高片上系統級集成和降低物料成本
- 汽車(chē)制造商們堅持不懈地改進(jìn)車(chē)內舒適性、安全性、便利性、工作效能和娛樂(lè )性，反過(guò)來(lái)，這些努力又推動(dòng)了各種車(chē)內數字技術(shù)的應用。然而，汽車(chē)業(yè)較長(cháng)的開(kāi)發(fā)周期卻很難跟上最新技術(shù)的發(fā)展，尤其是一直處于不斷變化中的車(chē)內聯(lián)網(wǎng)規范，以及那些來(lái)自消費市場(chǎng)的快速興起和消失的技術(shù)，從而造成了較高的工程設計成本和大量過(guò)時(shí)。向這些組合因素中增加低成本目標、擴展溫度范圍、高可靠性與質(zhì)量目標和有限的物理板空間，以及汽車(chē)設計中存在的挑戰，最多使人進(jìn)一步感到沮喪?？删幊踢壿嬈骷?nbsp;(PLD)，如現場(chǎng)可編程門(mén)陣列 (FPGA)
- 關(guān)鍵字： CPLD FPGA 單片機 汽車(chē)電子 嵌入式系統 汽車(chē)電子
Actel推出業(yè)界最低功耗的FPGA系列——IGLOO
- Actel 公司宣布推出業(yè)界最低功耗的現場(chǎng)可編程門(mén)陣列 (FPGA) -- IGLOO™ 系列。這個(gè)以 Flash 為基礎的產(chǎn)品系列的靜態(tài)功耗為5µW，是最接近競爭產(chǎn)品功耗的四分之一；與目前領(lǐng)先的PLD產(chǎn)品比較，更可延長(cháng)便攜式應用的電池壽命達5倍，因而奠定了低功耗的新標準。 由于便攜式產(chǎn)品的生命周期短及市場(chǎng)競爭激烈，設計人員必需不斷增加新的功能和復雜性，但卻不能耗用更多的電池能量。這個(gè)需求使到可重編程及全功能的Actel IGLOO 方案別具吸引力，足以取代ASIC和 C
- 關(guān)鍵字： Actel FPGA 單片機 嵌入式系統
基于 FPGA 的 MPEG-4 編解碼器
- 您是否曾想在您的FPGA設計中使用先進(jìn)的視頻壓縮技術(shù)，卻發(fā)現實(shí)現起來(lái)太過(guò)復雜？現在您無(wú)需成為一名視頻專(zhuān)家就能在您的系統中使用視頻壓縮。賽靈思新推出的 MPEG-4 編碼器/解碼器核可以幫助您滿(mǎn)足視頻壓縮需求。 視頻和多媒體系統正變得日益復雜，因此能否獲得適用于您的系統的低成本的可靠 IP 核對您的產(chǎn)品上市極為關(guān)鍵。特別是，視頻壓縮算法與標準已變成極為復雜的電路，需要花費很長(cháng)時(shí)間來(lái)設計，并且常常成為系統測試和發(fā)貨的瓶頸。這些 MPEG-4 簡(jiǎn)易 (simple profile) 編碼器/解碼器核也許正好
- 關(guān)鍵字： FPGA MPEG-4 編解碼器 單片機 嵌入式系統
Altera推出低成本Arria GX FPGA系列
- Altera公司(NASDAQ: ALTR)今天宣布推出低成本Arria™ GX系列，繼續擴大了公司在收發(fā)器FPGA市場(chǎng)上的領(lǐng)先優(yōu)勢。Arria GX FPGA經(jīng)過(guò)優(yōu)化，支持速率高達2.5Gbps的PCI Express (PCIe)、千兆以太網(wǎng)(GbE)和Serial RapidIO™ (SRIO)標準；這些標準迅速成為很多市場(chǎng)和應用領(lǐng)域的主流協(xié)議。Arria GX系列的特性包括成熟的Str
- 關(guān)鍵字： Altera Arria FPGA GX 單片機 嵌入式系統
亞科鴻禹發(fā)布新版FPGA原型驗證板StarFire6S-DARM
- 亞科鴻禹科技有限公司（HyperSilicon）于近日在北京推出了名為StarFire6S-DARM的系列新型FPGA原型驗證系統。該公司原有的StarFire5S-V系列主要針對各類(lèi)視音頻SOC的設計驗證，被國內設計公司廣泛采用累計達20多套。這款新的StarFire6S-DARM系列繼承了StarFire5S-V系列的大部分優(yōu)點(diǎn)，在容量、靈活性和性能指標方面有了進(jìn)一步提高，同時(shí)支持采用各類(lèi)型ARMTM處理器的SOC驗證，從而適應更廣泛的SOC/ASIC/IP/FPGA的原型驗證和算法實(shí)現的要求。
- 關(guān)鍵字： FPGA StarFire6S-DARM 單片機 嵌入式系統 亞科鴻禹
基于CPCI總線(xiàn)架構設計的實(shí)時(shí)圖像信號處理平臺
- 摘要: 本文主要介紹了基于CPCI 總線(xiàn)設計的實(shí)時(shí)信號處理業(yè)務(wù)所需的一種專(zhuān)用設備平臺。關(guān)鍵詞： CPCI BUS；平臺；實(shí)時(shí)信號處理；DSP+FPGA 系統設計DSP+FPGA混用設計為了提高算法效率，實(shí)時(shí)處理圖像信息，本處理系統是基于DSP+FPGA混用結構設計的。業(yè)務(wù)板以FPGA為處理核心，實(shí)現數字視頻信號的實(shí)時(shí)圖像處理，DSP實(shí)現了部分的圖像處理算法和FPGA的控制邏輯，并響應中斷，實(shí)現數據通信和存儲實(shí)時(shí)信號。首先，本系統要求DSP可以滿(mǎn)足算法控制結構復雜、運算速度高、尋址靈
- 關(guān)鍵字： 0704_A BUS CPCI DSP+FPGA 單片機 平臺 嵌入式系統 實(shí)時(shí)信號處理 雜志_設計天地
FPGA與DS18B20型溫度傳感器通信的實(shí)現
- DS18B20是DALLAS公司生產(chǎn)的一線(xiàn)式數字溫度傳感器，采用3引腳TO-92型小體積封裝；溫度測量范圍為-55℃～+125℃，可編程為9位～12位A/D轉換精度，測溫分辨率可達0.0625℃，被測溫度用符號擴展的16位數字量方式串行輸出。 一線(xiàn)式(1-WIRE)串行總線(xiàn)是利用1條信號線(xiàn)就可以與總線(xiàn)上若干器件進(jìn)行通信。具體應用中可以利用微處理器的I/O端口對DS18B20直接進(jìn)行通信，也可以通過(guò)現場(chǎng)可編程門(mén)陣列(FPGA)等可編程邏輯器件(PLD)實(shí)現對1-WIRE器件的通信。
- 關(guān)鍵字： DS18B20 FPGA 傳感器 單片機 嵌入式系統
基于IP核的FPGA設計方法
- 前 言 幾年前設計專(zhuān)用集成電路(ASIC) 還是少數集成電路設計工程師的事, 隨著(zhù)硅的集成度不斷提高,百萬(wàn)門(mén)的ASIC 已不難實(shí)現, 系統制造公司的設計人員正越來(lái)越多地采用ASIC 技術(shù)集成系統級功能(System L evel In tegrete - SL I) , 或稱(chēng)片上系統(System on a ch ip ) , 但ASIC 設計能力跟不上制造能力的矛盾也日益突出?，F在設計人員已不必全部用邏輯門(mén)去設計ASIC, 類(lèi)似于用集成電路( IC) 芯片在印制板上的設計,ASIC 設計人員可以應用等
- 關(guān)鍵字： ASIC CPLD FPGA IP 單片機 嵌入式系統
基于并行流水線(xiàn)結構的可重配FIR濾波器的FPGA實(shí)現
- 1 并行流水結構FIR的原理 在用FPGA或專(zhuān)用集成電路實(shí)現數字信號處理算法時(shí)，計算速度和芯片面積是兩個(gè)相互制約的主要問(wèn)題。實(shí)際應用FIR濾波器時(shí)，要獲得良好的濾波效果，濾波器的階數可能會(huì )顯著(zhù)增加，有時(shí)可能會(huì )多達幾百階。因此，有必要在性能和實(shí)現復雜性之間做出選擇，也就是選擇不同的濾波器實(shí)現結構。這里運用并行流水線(xiàn)結構來(lái)實(shí)現速度和硬件面積之間的互換和折衷。 在關(guān)鍵路徑插入寄存器的流水線(xiàn)結構是提高系統吞吐率的一項強大的實(shí)現技術(shù)，并且不需要大量重復設置硬件。流水線(xiàn)的類(lèi)型主要分為兩種：算術(shù)流水線(xiàn)和指令流水線(xiàn)
- 關(guān)鍵字： FIR濾波器 FPGA 并行流水線(xiàn) 單片機 可重配 嵌入式系統
FPGA設計的驗證技術(shù)及應用原則
- FPGA設計和驗證工程師當今面臨的最大挑戰之一是時(shí)間和資源制約。隨著(zhù)FPGA在速度、密度和復雜性方面的增加，完成一個(gè)完整時(shí)序驗證對人力和計算機處理器、存儲器提出了更多更高的要求。 隨著(zhù)FPGA器件體積和復雜性的不斷增加，設計工程師越來(lái)越需要有效的驗證方。時(shí)序仿真可以是一種能發(fā)現最多問(wèn)題的驗證方法，但對許多設計來(lái)說(shuō)，它常常是最困難和費時(shí)的方法之一。過(guò)去，采用標準臺式計算機的時(shí)序仿真是以小時(shí)或分鐘計算的，但現在對某些項目來(lái)說(shuō)，在要求采用高性能64位服務(wù)器的情況下，其測試時(shí)間卻要幾天甚至幾周。這樣，這種
- 關(guān)鍵字： FPGA 驗證
現場(chǎng)可編程門(mén)陣列(fpga)介紹
您好，目前還沒(méi)有人創(chuàng )建詞條現場(chǎng)可編程門(mén)陣列(fpga)!
歡迎您創(chuàng )建該詞條，闡述對現場(chǎng)可編程門(mén)陣列(fpga)的理解，并與今后在此搜索現場(chǎng)可編程門(mén)陣列(fpga)的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對現場(chǎng)可編程門(mén)陣列(fpga)的理解，并與今后在此搜索現場(chǎng)可編程門(mén)陣列(fpga)的朋友們分享。 創(chuàng )建詞條
現場(chǎng)可編程門(mén)陣列(fpga)電路
現場(chǎng)可編程門(mén)陣列(fpga)相關(guān)帖子
現場(chǎng)可編程門(mén)陣列(fpga)資料下載
現場(chǎng)可編程門(mén)陣列(fpga)專(zhuān)欄文章
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473