基于FPGA的MPEG-4編解碼器

您是否曾想在您的FPGA設計中使用先進(jìn)的視頻壓縮技術(shù)，卻發(fā)現實(shí)現起來(lái)太過(guò)復雜？現在您無(wú)需成為一名視頻專(zhuān)家就能在您的系統中使用視頻壓縮。賽靈思新推出的MPEG-4編碼器/解碼器核可以幫助您滿(mǎn)足視頻壓縮需求。

視頻和多媒體系統正變得日益復雜，因此能否獲得適用于您的系統的低成本的可靠IP核對您的產(chǎn)品上市極為關(guān)鍵。特別是，視頻壓縮算法與標準已變成極為復雜的電路，需要花費很長(cháng)時(shí)間來(lái)設計，并且常常成為系統測試和發(fā)貨的瓶頸。這些MPEG-4簡(jiǎn)易(simpleprofile)編碼器/解碼器核也許正好能滿(mǎn)足您下一個(gè)多媒體系統設計的需要。

應用
MPEG-4第2部分是下列國際視頻編碼標準系列中最新的標準：H.261、MPEG-1、MPEG-2和H.263。該標準于1999年被ISO/IEC批準作為《國際標準14496-2》（MPEG-4第2部分）。MPEG-4第2部分視頻編解碼器為大量多媒體應用提供了一個(gè)卓越的基礎。該標準提供了一組特征和等級，可滿(mǎn)足大量不同應用要求，如幀尺寸和使用差錯恢復工具。這些應用的例子包括廣播、視頻編輯、電話(huà)會(huì )議、安全/監視、以及消費電子應用。

MPEG-4第2部分使用的視頻編碼算法是從之前的編碼標準發(fā)展而來(lái)。幀數據分成1616個(gè)宏塊，每個(gè)宏塊包含6個(gè)88塊，用于YCbCr4:2:0格式化數據。采用半像素分辨率對運動(dòng)進(jìn)行估計可被用來(lái)對來(lái)自前一幀的預測塊進(jìn)行高效編碼，而離散余弦變換(DCT)則提供了殘余處理功能，以創(chuàng )建當前幀的更詳細的視圖。簡(jiǎn)易壓縮標準提供12位分辨率的DCT系數，和每個(gè)采樣8位的采樣和重建幀數據。MPEG-4簡(jiǎn)易編碼的效率在一系列編碼位速率下均優(yōu)于在MPEG-2中使用的上一代的編碼效率。

典型的多媒體系統可以使用MPEG-4在一個(gè)更大的系統中作為視頻壓縮組件。這種系統的一個(gè)例子就是端到端視頻會(huì )議系統，它可以在兩個(gè)或多個(gè)與會(huì )者之間傳送壓縮的位流。這些源的名稱(chēng)可以改變系統要求，因為會(huì )議的主要演講者或出席者可能需要較高分辨率的視頻和音頻。這種類(lèi)型的系統可以擴展至視頻監視和安全應用，顯示臺用戶(hù)可以決定對所有視頻相機使用鑲嵌幕顯示，還是聚集于某個(gè)相機視圖，以進(jìn)行詳細的實(shí)時(shí)分析。這些應用要求流的選擇在接收器處進(jìn)行，且能夠處理實(shí)時(shí)查看規范。

MPEG-4解碼器核可以使用專(zhuān)門(mén)針對您的應用和系統要求而定制的可伸縮的多流接口來(lái)構建，同時(shí)MPEG-4編碼器和解碼器還可支持用戶(hù)規定的最大幀尺寸。

體系結構
圖1和2分別顯示了MPEG-4簡(jiǎn)易編碼器和解碼器核的框圖。這些設計采用了基于硬件的流水線(xiàn)架構，編碼器上提供了一個(gè)主機接口，用于實(shí)現軟件控制的速率控制。使用內含的存儲器控制器，編碼器的原始捕捉序列和解碼器的重建幀被存儲在片外存儲器中，以便快速、低延遲地存取像素數據。它還提供了一個(gè)簡(jiǎn)單的FIFO接口，用于傳輸壓縮位流，解碼器可根據用戶(hù)指定數量的位流定制構建。它還包含一個(gè)系統接口，以實(shí)現最大的可控制性和可觀(guān)測性。

要創(chuàng )建可滿(mǎn)足不同應用需求的可伸縮多流設計，隨核附帶的產(chǎn)品包中包含了大量用戶(hù)指定編譯時(shí)參數，從而使您可定制編碼器和解碼器。要創(chuàng )建資源高效的設計，您還可以設定最大支持幀的寬度和高度。那么編譯后的設計將包含足夠的存儲器和寄存器，以支持低于或等于這兩個(gè)參數的任意幀尺寸。其它參數可以讓您對最終設計的伸縮性進(jìn)行完全控制，精心構建一個(gè)專(zhuān)用于您的應用的系統。

表1和表2根據對最大支持幀尺寸和解碼器輸入位流數量的不同參數設置列出了編碼器和解碼器核的FPGA資源。表1中的所有編碼器設計都使用了16個(gè)嵌入式XtremeDSP切片，而表2中的解碼器則使用了32個(gè)嵌入式XtremeDSP切片。這些設計針對Virtex-4元件，這些元件包含大量18Kb塊SelectRAM存儲器和嵌入式XtremeDSP切片。其它兼容FPGA系列包括Virtex-II、Virtex-IIPro和Spartan-3器件。

請注意，解碼器設計可以自動(dòng)根據要支持的位流數實(shí)例化輸入FIFO數和支持多路復用/分用電路。MPEG-4編碼器可實(shí)現每秒約48,000個(gè)宏塊的吞吐率，提供了超過(guò)簡(jiǎn)易等級5吞吐率規范的足夠動(dòng)力。同時(shí)，MPEG-4解碼器設計可以保持每秒約168,000個(gè)宏塊的吞吐率，提供了對兩個(gè)逐行SDTV（720480，60fps）視頻流或14個(gè)CIF分辨率視頻流進(jìn)行解碼的足夠吞吐率。該解碼器吞吐率是等級5簡(jiǎn)易編碼器和解碼器核所需吞吐率的四倍以上。

結論
MPEG-4簡(jiǎn)易編碼器與解碼器核采用獨有的、可伸縮的、多流功能設計，以滿(mǎn)足您的特定系統需求。大量的不同應用可以在多媒體系統中利用這些核，包括視頻會(huì )議、安全與監視、以及您要向世界展示的任何令人激動(dòng)的新消費應用。

這些視頻設計采用了高吞吐率、流水線(xiàn)架構以及足夠的可定制參數，以創(chuàng )建專(zhuān)用于您的應用的資源高效的設計。

作者：PaulSchumacher高級助理研究工程師，賽靈思公司paul.schumacher@xilinx.com

WilsonChung高級助理視頻與圖像處理工程師，賽靈思公司wilson.chung@xilinx.com

作者對賽靈思公司的RobertTurney、NickFedele、AdrianChirila-Rus、MarkPaluszkiewicz和KeesVissers，以及IMEC成員所做的貢獻表示感謝。