<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> 現場(chǎng)可編程門(mén)陣列(fpga)

現場(chǎng)可編程門(mén)陣列(fpga) 文章 進(jìn)入現場(chǎng)可編程門(mén)陣列(fpga)技術(shù)社區

基于A(yíng)RM的FPGA加載配置實(shí)現

  • 引言 基于SRAM工藝FPGA在每次上電后需要進(jìn)行配置,通常情況下FPGA的配置文件由片外專(zhuān)用的EPROM來(lái)加載。這種傳統配置方式是在FPGA的功能相對穩定的情況下采用的。在系統設計要求配置速度高、容量大、以及遠程升級時(shí),這種方法就顯得很不實(shí)際也不方便。本文介紹了通過(guò)ARM對可編程器件進(jìn)行配置的的設計和實(shí)現。 1 配置原理與方式 1.1 配置原理 在FPGA正常工作時(shí),配置數據存儲在SRAM單元中,這個(gè)SRAM單元也被稱(chēng)為配置存儲(Configuration RAM)。由于SRAM是易失性的存
  • 關(guān)鍵字: ARM  FPGA  單片機  配置  嵌入式系統  

基于SYSTEM C的FPGA設計方法

  • 一、概述  隨著(zhù)VLSI的集成度越來(lái)越高,設計也越趨復雜。一個(gè)系統的設計往往不僅需要硬件設計人員的參與,也需要有軟件設計人員的參與。軟件設計人員與硬件設計人員之間的相互協(xié)調就變的格外重要,它直接關(guān)系到工作的效率以及整個(gè)系統設計的成敗。傳統的設計方法沒(méi)有使軟件設計工作與硬件設計工作協(xié)調一致,而是將兩者的工作割裂開(kāi)來(lái)。軟件算法的設計人員在系統設計后期不能為硬件設計人員的設計提供任何的幫助。同時(shí)現在有些大規模集成電路設計中往往帶有DSP Core或其它CPU Core。這些都使得單
  • 關(guān)鍵字: C  FPGA  SYSTEM  單片機  嵌入式系統  

基于DSP+FPGA結構的小波圖像處理系統設計

  • 介紹了一種基于DSP+FPGA結構的小波圖像處理系統設計方案,以高性能數字信號處理器ADSP—BF535作為核心,結合現場(chǎng)可編程門(mén)陣列FPGA,實(shí)現了實(shí)時(shí)數字圖像處理。       小波分析是近年迅速發(fā)展起來(lái)的新興學(xué)科,與Fourier分析和Gabor變換相比,小波變換是時(shí)間(空間)頻率的局部化分析,它通過(guò)伸縮平移運算對信號逐步進(jìn)行多尺度細化,最終達到高頻處時(shí)間細分和低頻處頻率細分,能自動(dòng)適應時(shí)頻信號分析的要求,從而可聚焦到信號的任意細節.解決了Fourier分
  • 關(guān)鍵字: DSP  FPGA  小波圖像處理  

FPGA在智能儀表中的應用

  • 隨著(zhù)微電子技術(shù)的發(fā)展,采用現場(chǎng)可編程門(mén)陣列(FPGA)進(jìn)行數字信號處理得到了飛速發(fā)展。由于FPGA具有現場(chǎng)可編程的特點(diǎn),可以實(shí)現專(zhuān)用集成電路,因此越來(lái)越受到硬件電路設計工程師們的青睞。 目前,在自動(dòng)化監測與控制儀器和裝置中,大多以8位或16位MCU為核心部件。然而伴隨著(zhù)生產(chǎn)技術(shù)的進(jìn)步和發(fā)展,對監測與控制的要求也在不斷提高,面對日益復雜的監測對象和控制算法,傳統的MCU往往不堪重負。把FPGA運用到這些儀表和設備中,可以減少這些儀器、設備的開(kāi)發(fā)周期,大幅度提升這些儀器的性能,減少總成本和體積。 在低阻值
  • 關(guān)鍵字: FPGA)  測量  測試  單片機  嵌入式系統  智能儀表  

FPGA在衛星數字電視碼流轉發(fā)器設計中的應用

  • 1 引 言 由于數字電視能提供更清晰的圖像、更逼真的聲音、更大的屏幕,以及數字化傳輸方式所特有的高效數據傳輸率,可以在有限的傳輸頻帶內傳送更多的電視節目,正成為數字化視聽(tīng)技術(shù)發(fā)展的一個(gè)新方向。作為數字電視前端設備中的衛星數字電視碼流轉發(fā)器,簡(jiǎn)稱(chēng)為碼流機,其主要功能就是接收頻率為950~2 150 MHz的國內外數字衛星節目信號進(jìn)行QPSK解調,并轉換成ASI格式的MPEG-2傳輸流,輸出給TS流復用器、QAM調制器等前端設備處理后發(fā)射到數字電視終端用戶(hù),即相當于有線(xiàn)電視臺轉播節目的信號源;同時(shí)他還輸出
  • 關(guān)鍵字: FPGA  單片機  電視碼流  嵌入式系統  衛星  轉發(fā)器  

Altera宣布基于FPGA的加速器支持Intel前端總線(xiàn)

  •   Altera公司宣布,XtremeData在其XD2000i可插入式FPGA協(xié)處理器模塊中選用了高性能Stratix® III FPGA,該模塊支持Intel的前端總線(xiàn)(FSB)?;贗ntel Xeon處理器的服務(wù)器采用這一高性能計算方案后,能夠進(jìn)一步增強處理能力。該模塊可直接插入雙插槽或者四插槽服務(wù)器的處理插槽中。與單個(gè)處理器相比,其加速性能提高了10倍到100倍,同時(shí)降低了系統總功耗。   XtremeData公司CEO Ravi Chandran評論說(shuō):“在高性能計算市場(chǎng)應用中,St
  • 關(guān)鍵字: Altera  FPGA  Intel  單片機  加速器  前端總線(xiàn)  嵌入式系統  

利用Altera增強型配置片實(shí)現FPGA動(dòng)態(tài)配置

  • 1. 引言 在當今復雜數字電路設計中,大多采用以"嵌入式微控制器+FPGA"為核心的體系結構此體系結構中FPGA配置效率和靈活性的差異影響了產(chǎn)品的開(kāi)周期和產(chǎn)品升級的易施性。傳統的FPGA配置方案(例如調試階段的專(zhuān)用下載電纜方式。成品階段的專(zhuān)用配置片方式)在成本、效率、靈活性方面都存在著(zhù)明顯不足。針對這樣的實(shí)際問(wèn)題,基于嵌入式微控制器與FPGA廣泛共存于復雜數字系統的背景,借鑒軟件無(wú)線(xiàn)電"一機多能"的思想,提出了一種對現有傳統FPGA配置方案硬件電路稍做調整并增加部分軟件功能。即可實(shí)現FPGA動(dòng)態(tài)配置的方
  • 關(guān)鍵字: Altera  FPGA  單片機  配置  嵌入式系統  

JPEG2000中嵌入式塊編碼的FPGA設計

  • 隨著(zhù)多媒體市場(chǎng)的迅猛發(fā)展,百萬(wàn)像素的數碼相機、各種功能強大的彩屏手機等數字消費產(chǎn)品逐漸普及。這些多媒體應用均需要處理高質(zhì)量、高分辨率的大圖像,這對存儲介質(zhì)的容量和傳輸信道的帶寬都提出了新要求。圖像壓縮的國際標準JPEG已不能滿(mǎn)足這些新的要求,而且它在低碼率時(shí)還存在著(zhù)方塊效率。因此,從1997年開(kāi)始,JPEG委員會(huì )就致力于開(kāi)發(fā)新的靜態(tài)圖像壓縮標準JPEG2000,并在2000年8月形成了最終經(jīng)濟核草案,在2000年12月使其成為了國標標準。     JPEG2000相比JPE
  • 關(guān)鍵字: FPGA  JPEG2000  單片機  嵌入式系統  

賽靈思在中國IDF上展示全球性能最高的FPGA 加速模塊

  •   賽靈思公司今天宣布將在本周舉辦的中國英特爾信息技術(shù)峰會(huì )( Intel Developer Forum China)上展示全球性能最高的FPGA加速模塊。賽靈思計算加速平臺(ACP)采用基于FPGA的加速模塊滿(mǎn)足Intel基于FPGA的前端總線(xiàn)(FSB) 的要求并且展示了完全支持FSB的可插入Intel Xeon CPU插槽的Virtex-5 FPGA 模塊。        賽靈思將展示通過(guò)Intel FSB總線(xiàn)在系統存儲器和最新的65nm Virtex&n
  • 關(guān)鍵字: FPGA  IDF  單片機  嵌入式系統  賽靈思  模塊  

Harris新視頻廣播路由器線(xiàn)路選用Altera Stratix II GX FPGA

  •   Altera公司宣布,Harris公司在最近推出的Platinum™視頻廣播路由器線(xiàn)路中采用了Stratix® II GX開(kāi)發(fā)套件和3Gbps串行數字接口(SDI)知識產(chǎn)權(IP) MegaCore®功能,使其開(kāi)發(fā)時(shí)間縮短了幾個(gè)月。   Harris廣播通信部總裁Tim Thorsteinson評論說(shuō):“Altera的SDI解決方案幫助我們節省了工程時(shí)間,保證了高清晰信號完整性。Altera為我們提供全面的開(kāi)發(fā)支持,包括高質(zhì)量MegaCore,提高了我們工程團隊的效能,使
  • 關(guān)鍵字: Altera  FPGA  Stratix  單片機  嵌入式系統  

賽靈思推出65nm FPGA Virtex-5的PCI Express開(kāi)發(fā)套件

  • 賽靈思公司宣布推出基于業(yè)界第一個(gè)列入PCI SIG集成商列表的65nm FPGA- Virtex-5的 PCI Express開(kāi)發(fā)套件。包括一個(gè)開(kāi)發(fā)套件和協(xié)議包文件在內的完全解決方案可幫助設計人員加快1-8路 PCIe 應用的設計,可幫助客戶(hù)加快通信和網(wǎng)絡(luò )、視頻和廣播、存儲和計算、工業(yè)以及航空和國防等多種市場(chǎng)應用的產(chǎn)品速度。該開(kāi)發(fā)套件為設計人員評估并放心地利用賽靈思PCI Express端點(diǎn)模塊完成設計提供了所需要的一切。 賽靈思Virtex-5 FPGA內建PCI Express端點(diǎn)模塊和低功耗3.2G
  • 關(guān)鍵字: 65nm  FPGA  Virtex-5  單片機  嵌入式系統  賽靈思  

將低成本FPGA用于視頻和圖像處理

  • FPGA已經(jīng)存在了十幾年的時(shí)間,在傳統概念中,FPGA價(jià)格昂貴,設計門(mén)檻較高,多用于通信和高端工業(yè)控制領(lǐng)域。最近幾年,低成本FPGA不斷推陳出新。半導體工藝的進(jìn)步不僅帶來(lái)FPGA成本的降低,還使其性能顯著(zhù)提升,同時(shí)不斷集成一些新的硬件資源,比如內嵌DSP塊、內嵌RAM塊、鎖相環(huán)(PLL)、高速外部存儲器接口(DDR/DDR2)、高速LVDS接口等。在A(yíng)ltera公司90nm的Cyclone II FPGA內部,還可以集成一種軟處理器Nios II及其外設,它是目前FPGA中應用最為廣泛的軟處理器系統。
  • 關(guān)鍵字: FPGA  單片機  嵌入式系統  視頻  圖像處理  

簡(jiǎn)化FPGA測試和調試

  • 引言   隨著(zhù)FPGA的設計速度、尺寸和復雜度明顯增長(cháng),使得整個(gè)設計流程中的驗證和調試成為當前FPGA系統的關(guān)鍵部分。獲得FPGA內部信號有限、FPGA封裝和印刷電路板(PCB)電氣噪聲,這一切使得設計調試和檢驗變成設計周期中最困難的流程。另一方面,幾乎當前所有的像CPU、DSP、ASIC等高速芯片的總線(xiàn),除了提供高速并行總線(xiàn)接口外,正迅速的向高速串行接口的方向發(fā)展,FPGA也不例外,每一條物理鏈路的速度從600Mbps到高達10Gbps,高速I(mǎi)O的測試和驗證更成為傳統專(zhuān)注于FPGA內部邏輯設計的設計人
  • 關(guān)鍵字: FPGA  測量  測試  

Altera FPGA在Fairlight新媒體處理引擎中替代64片DSP

  • 2007年4月10號,北京——澳大利亞悉尼的音頻產(chǎn)品系統專(zhuān)業(yè)公司Fairlight利用Altera® FPGA的靈活性以及數字信號處理(DSP)優(yōu)勢,將采用了8塊電路板和64片DSP的設計精簡(jiǎn)為一塊Stratix® FPGA PCI卡。 Fairlight首席技術(shù)官Tino Fibaek說(shuō):“我們的水晶內核(CC-1)體系結構表明,Altera FPGA在DSP功能上的性?xún)r(jià)比非常優(yōu)異。采用了Altera的開(kāi)發(fā)工具后,該項目成為我見(jiàn)過(guò)的進(jìn)展最為順利的項目。我們完成開(kāi)發(fā)所花費的時(shí)間僅是DSP
  • 關(guān)鍵字: Altera  DSP  FPGA  單片機  嵌入式系統  

MCS-51單片機與CPLD/FPGA接口邏輯設計

  • 在功能上,單片機與大規模CPLD有很強的互補性。單片機具有性能價(jià)格比高、功能靈活、易于人機對話(huà)、良好的數據處理能力濰點(diǎn);CPLD/FPGA則具有高速、高可靠以及開(kāi)發(fā)便捷、規范等優(yōu)點(diǎn)。以此兩類(lèi)器件相結合的電路結構在許多高性能儀器儀表和電子產(chǎn)品中仍將被廣泛應用。本文就單片機與CPLD/FPGA的接口方式作一簡(jiǎn)單介紹,希望對從事單片機和CPLD/FPGA研發(fā)的朋友能有所啟發(fā)。     單片機與CPLD/FPGA的接口方式一般有兩種,即總線(xiàn)方式與獨立方式,分別說(shuō)明
  • 關(guān)鍵字: CPLD/FPGA  MCS-51  單片機  邏輯設計  嵌入式系統  
共6433條 413/429 |‹ « 411 412 413 414 415 416 417 418 419 420 » ›|

現場(chǎng)可編程門(mén)陣列(fpga)介紹

您好,目前還沒(méi)有人創(chuàng )建詞條現場(chǎng)可編程門(mén)陣列(fpga)!
歡迎您創(chuàng )建該詞條,闡述對現場(chǎng)可編程門(mén)陣列(fpga)的理解,并與今后在此搜索現場(chǎng)可編程門(mén)陣列(fpga)的朋友們分享。    創(chuàng )建詞條
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>