<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> 現場(chǎng)可編程門(mén)陣列(fpga)

現場(chǎng)可編程門(mén)陣列(fpga) 文章 進(jìn)入現場(chǎng)可編程門(mén)陣列(fpga)技術(shù)社區

[DSP/FPGA]DSP學(xué)習進(jìn)階

  • 學(xué)習TI的各種DSP,本著(zhù)循序漸進(jìn)的原則,可以分為多個(gè)層次。根據我多年開(kāi)發(fā)DSP的經(jīng)驗,在這里總結一下各個(gè)層次的進(jìn)階:1、DSP2000(除了2812):進(jìn)階:標準C -> C和匯編混合編程說(shuō)明:把DSP2000當作單片機來(lái)玩就可以了,非常簡(jiǎn)單。2、DSP5000(包括DSP2812)主要:標準C -> C和匯編混合編程 -> DSP/BIOS -> RF3說(shuō)明:DSP5000是個(gè)中等產(chǎn)品,性能不高不低
  • 關(guān)鍵字: DSP  FPGA  

FPGA協(xié)同處理的優(yōu)勢

  • 摘要: 本文介紹的ESL技術(shù)為傳統的DSP系統設計人員提供了有效的FPGA的設計實(shí)現方法。關(guān)鍵詞: DSP;FPGA;ESL 傳統的、基于通用DSP處理器并運行由C語(yǔ)言開(kāi)發(fā)的算法的高性能DSP平臺,正在朝著(zhù)使用FPGA預處理器和/或協(xié)處理器的方向發(fā)展。這一最新發(fā)展能夠為產(chǎn)品提供巨大的性能、功耗和成本優(yōu)勢。盡管優(yōu)勢如此明顯,但習慣于使用基于處理器的系統進(jìn)行設計的團隊,仍會(huì )避免使用FPGA,因為他們缺乏必要的硬件技能,來(lái)將FPGA用作協(xié)處理器(圖1)。不熟悉像VHDL和Verilog這樣
  • 關(guān)鍵字: 0611_A  DSP  ESL  FPGA  單片機  嵌入式系統  雜志_技術(shù)長(cháng)廊  

FPGA進(jìn)入嵌入式領(lǐng)域,處理器內核成關(guān)鍵

  • 全球FPGA整體市場(chǎng)最近幾年迅速擴大,其中與嵌入式FPGA處理器相關(guān)的Design Win數量正在迅速增長(cháng),潛力巨大。就像打開(kāi)潘多拉的盒子,有了可以運行操作系統或實(shí)時(shí)操作系統的處理器內核,相信FPGA正在真正意義上大規模進(jìn)入嵌入式設計領(lǐng)域。 從Xilinx、Altera到Actel、Lattice,FPGA提供商都已經(jīng)有可在FPGA邏輯模塊旁實(shí)現的“硬”核,或者可以直接在FPGA結構中運行的“軟” 核處理器。硬核的好處是能夠提供更快的數據處理能力,所謂軟核需要FPGA廠(chǎng)商提供的PLD軟件進(jìn)行配置,然后固
  • 關(guān)鍵字: 0611_A  FPGA  單片機  嵌入式系統  雜志_技術(shù)長(cháng)廊  

賽靈思90nm FPGA平臺出貨量達2600萬(wàn)片

  •  再創(chuàng )可編程邏輯器件行業(yè)新紀錄 賽靈思公司( Xilinx, Inc. (NASDAQ: XLNX))在北京宣布:該公司90nm FPGA平臺出貨量達2600萬(wàn)片,再一次刷新了可編程邏輯行業(yè)(PLD)新記錄。賽靈思包括Spartan™-3 和Virtex™-4 FPGA兩大旗艦產(chǎn)品系列在內的90nm FPGA平臺廣受市場(chǎng)歡迎,以累計營(yíng)收計算,在全球90nm FPGA市場(chǎng)上贏(yíng)得了約70
  • 關(guān)鍵字: 90nm  FPGA  FPGA平臺  出貨量  單片機  嵌入式系統  賽靈思  

基于FPGA的DDS調頻信號的研究與實(shí)現

  • 1 引言 直接數字頻率合成器(DDS)技術(shù),具有頻率切換速度快,很容易提高頻率分辨率、對硬件要求低、可編程全數字化便于單片集成、有利于降低成本、提高可靠性并便于生產(chǎn)等優(yōu)點(diǎn)。目前各大芯片制造廠(chǎng)商都相繼推出采用先進(jìn)CMOS工藝生產(chǎn)的高性能和多功能的DDS芯片,專(zhuān)用DDS芯片采用了特定工藝,內部數字信號抖動(dòng)很小,輸出信號的質(zhì)量高。然而在某些場(chǎng)合,由于專(zhuān)用的DDS芯片的控制方式是固定的,故在工作方式、頻率控制等方面與系統的要求差距很大,這時(shí)如果用高性能的FPGA器件設計符合自己需要的DDS電路就是一個(gè)很好的解
  • 關(guān)鍵字: DDS  FPGA  單片機  調頻信號  嵌入式系統  

遠程測控中嵌入式Web服務(wù)器的FPGA實(shí)現

  • 引 言    嵌入式系統是指被嵌入到各種產(chǎn)品或工程應用中以微處理器或微控制器為核心的軟硬件系統。嵌入式系統與Internet技術(shù)相結合,形成的嵌入式Internet技術(shù)是近幾年隨著(zhù)計算機網(wǎng)絡(luò )技術(shù)的普及而發(fā)展起來(lái)的一項新興技術(shù)。工程技術(shù)人員、管理人員或調試人員通過(guò)Web而不用親臨現場(chǎng)就可以得到遠程數據,并對測控儀器進(jìn)行控制、校準等工作。這里介紹利用嵌入式軟核處理器Nios II及廣泛應用的嵌入式操作系統uClinux來(lái)實(shí)現電網(wǎng)參數的遠程測控服務(wù)器的功能。 &
  • 關(guān)鍵字: FPGA  Web  單片機  工業(yè)控制  嵌入式系統  遠程測控  工業(yè)控制  

基于DSP+FPGA的便攜數字存儲示波表設計

  • 本文提出了一種基于DSP+FPGA的嵌入式便攜數字存儲示波表的設計方案,充分利用微控制器技術(shù)和ASIC技術(shù)實(shí)現了嵌入式實(shí)時(shí)處理,很好地達到了體積小、重量輕、功能強、可靠性高的要求。
  • 關(guān)鍵字: FPGA  DSP  便攜  數字存儲    

使用FPGA和IP Core實(shí)現定制緩沖管理

  • 在通信網(wǎng)絡(luò )系統中,流量管理的核心是緩存管理、隊列管理和調度程序。本文結合使用FPGA及IP Core闡述緩存管理的結構、工作原理及設計方法 目前硬件高速轉發(fā)技術(shù)的趨勢是將整個(gè)轉發(fā)分成兩個(gè)部分:PE(Protocol Engine,協(xié)議引擎)和TM(Traffic Management,流量管理)。其中PE完成協(xié)議處理,TM負責完成隊列調度、緩存管理、流量整形、QOS等功能,TM與轉發(fā)協(xié)議無(wú)關(guān)。 隨著(zhù)通信協(xié)議的發(fā)展及多樣化,協(xié)議處理部分PE在硬件轉發(fā)實(shí)現方面,普遍采用現有的商用芯片NP(Network
  • 關(guān)鍵字: Core  FPGA  IP  單片機  嵌入式系統  通訊  網(wǎng)絡(luò )  無(wú)線(xiàn)  

使用一個(gè)FPGA便可實(shí)現的64通道下變頻器

  • RF Engines公司的ChannelCore64使設計者能夠用一個(gè)可對FPGA編程的IP核來(lái)替代多達16個(gè)DDC(直接下變頻器)ASIC,可顯著(zhù)減少PCB面積,降低功耗而且增加靈活性。和原來(lái)的方法相比,新方法是降低成本的典型代表,隨著(zhù)通道數目的增加,降低成本的需求愈加突出。在提供靈活性和簡(jiǎn)化設計的同時(shí),這種方法也能降低功耗。ChannelCore64的應用包括無(wú)線(xiàn)基站,衛星地面站和其它多通道無(wú)線(xiàn)電接收器等。在這些系統應用中,需要從一個(gè)頻帶非常寬的信號中提取很多具有不同帶寬的通道(或者信號),然后將整個(gè)
  • 關(guān)鍵字: ChannelCore64  FPGA  單片機  嵌入式系統  

基于單片機的FPGA并行配置方法

  • 在當今變化的市場(chǎng)環(huán)境中,產(chǎn)品是否便于現場(chǎng)升級、是否便于靈活使用,已成為產(chǎn)品能否進(jìn)入市場(chǎng)的關(guān)鍵因素。在這種背景下,altera公司的基于SRAM LUT結構的FPGA器件得到了廣泛的應用。這類(lèi)器件的配置數據存儲在SRAM中。由于SRAM的掉電易失性,系統每次上電時(shí),必須重新配置數據,只有在數據配置正確的情況下系統才能正常工作。這種器件的優(yōu)點(diǎn)是可在線(xiàn)重新配置ICR(In-Circuit Reconfigurability),在線(xiàn)配置方式一般有兩類(lèi):一是通過(guò)下載電費由計算機直接對其進(jìn)行配置;二是通過(guò)微處理器對其
  • 關(guān)鍵字: altera  FPGA  單片機  可編程邏輯  配置數據  嵌入式系統  

基于FPGA的相檢寬帶測頻系統的設計

  • 在電子測量技術(shù)中,頻率測量是最基本的測量之一。常用的測頻法和測周期法在實(shí)際應用中具有較大的局限性,并且對被測信號的計數存在
  • 關(guān)鍵字: FPGA  MCU  PCB設計  測量  測試  單片機  嵌入式系統  PCB  電路板  

AMI Semiconductor繼續領(lǐng)跑FPGA-to-ASIC轉換行業(yè)

  •  現在轉換90nm Xilinx和Altera FPGA AMI Semiconductor, Inc. (AMIS) 今日宣布,它已具備將1.2伏90nm FPGA轉換為基于單元的130nm ASIC的能力。有了這種能力的支持,OEM就能從昂貴的高密FPGA原型制作轉到更節省成本的ASIC生產(chǎn)。 AMIS是首家供應Altera和Xilinx 90nm FPGA所用嵌入式替換組件的公司,主要面向通
  • 關(guān)鍵字: AMI  FPGA  FPGA-to-ASIC  Semiconductor  單片機  嵌入式系統  轉換行業(yè)  

賽靈思面向最新VIRTEX-5 LXT平臺

  • 最新的8.2i升級了ISE,PlanAhead和Chipscope Pro設計軟件加速設計收斂并為Virtex-5 LXT FPGA提供增強的生產(chǎn)力。  賽靈思公司今天宣布面向最新Virtex™-5 LXT FPGA平臺推出完整的邏輯設計解決方案,包含升級版集成軟件環(huán)境(ISE™)設計工具。Virtex™-5 LXT FPGA平臺是業(yè)內第一款提供硬代碼PCI Express®
  • 關(guān)鍵字: FPGA  邏輯設計  賽靈思  

基于FPGA的IJF數字基帶編碼的實(shí)現

  • 1 引言 20世紀80年代初,加拿大渥太華大學(xué)的費赫教授(K.Feher)領(lǐng)導的科研小組發(fā)明了IJF-OQPSK調制技術(shù)。IJF-OQPSK中文名稱(chēng)叫做無(wú)碼間干擾和抖動(dòng)-交錯正交相移鍵控。他是現代數字恒包絡(luò )調制技術(shù)中新型的調制技術(shù)之一。 進(jìn)行這種調制時(shí),首先要對數字基帶信號進(jìn)行IJF編碼,將其變換成一種無(wú)碼間干擾和抖動(dòng)、頻譜主瓣窄、具有快速滾降的基帶波形,然后再用OQPSK調制。這樣,調制后的基帶信號就具有了以下特點(diǎn):以調波的相位平滑連續,而且每個(gè)號碼內的相位變化不會(huì )超過(guò)π/2,以調波的包絡(luò )近于恒
  • 關(guān)鍵字: FPGA  IJF  單片機  調制技術(shù)  嵌入式系統  

解決硬盤(pán)驅動(dòng)器能耗難題

  • 今天,大多數開(kāi)發(fā)便攜式媒體播放器、PDA、智能電話(huà)和基于IP協(xié)議的語(yǔ)音電話(huà)等高檔電池供電消費類(lèi)產(chǎn)品的設計人員都在使用某種或其他類(lèi)型的FPGA(現場(chǎng)可編程門(mén)陣列)。比較先進(jìn)的FPGA器件還集成了一個(gè)與外部邏輯連接在一起的嵌入式RAM,因此可以用來(lái)增加更先進(jìn)的功能。這種FPGA的一種典型應用包括充當系統處理器及其HDD(硬盤(pán)驅動(dòng)器)之間的橋接器件,利用RAM作為一個(gè)FIFO(先進(jìn)先出存儲器)將處理器存儲器與硬盤(pán)驅動(dòng)器加以區分,進(jìn)而有利于更快的數據傳輸。這種方法有一種顯著(zhù)的節能優(yōu)勢:當硬盤(pán)驅動(dòng)器運行時(shí),它需要汲
  • 關(guān)鍵字: 0610_A  FPGA  PolarPro  消費電子  硬盤(pán)驅動(dòng)  雜志_技術(shù)長(cháng)廊  存儲器  消費電子  
共6433條 419/429 |‹ « 417 418 419 420 421 422 423 424 425 426 » ›|

現場(chǎng)可編程門(mén)陣列(fpga)介紹

您好,目前還沒(méi)有人創(chuàng )建詞條現場(chǎng)可編程門(mén)陣列(fpga)!
歡迎您創(chuàng )建該詞條,闡述對現場(chǎng)可編程門(mén)陣列(fpga)的理解,并與今后在此搜索現場(chǎng)可編程門(mén)陣列(fpga)的朋友們分享。    創(chuàng )建詞條
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>