采用靈活的汽車(chē)FPGA來(lái)提高片上系統級集成和降低物料成本
加入技術(shù)交流群
汽車(chē)設計的商業(yè)方面正變得越來(lái)越重要。在一項基于 391 種不同尺寸設計的哈佛大學(xué)研究中人們發(fā)現，平均 ASIC SOC 設計需要十四到二十四人月，而平均 FPGA 設計則需要六到十二人月。這是在開(kāi)發(fā)時(shí)間方面存在的 55% 的平均差距，這表示可以通過(guò) FPGA 設計加快時(shí)間關(guān)鍵設計的上市速度，同時(shí)還可降低設計成本和開(kāi)銷(xiāo)。另一項通常不被
計入開(kāi)發(fā)成本公式的主要因子是 NRE（非重發(fā)性設計成本）和掩膜費用。在 90 納米工藝技術(shù)節點(diǎn)上，一套 ASIC SOC 掩膜組的平均成本在 100 萬(wàn)美元到 150 萬(wàn)美元之間，而這些成本隨每次工藝尺寸的縮小而加倍。同時(shí)，由于采用這些更小技術(shù)進(jìn)行設計的復雜度提高，因缺陷或版圖問(wèn)題而必須對 ASIC SOC 設計進(jìn)行芯片改版的機會(huì )亦提高至接近 40%。* 設計工程師必須把這兩個(gè)問(wèn)題結合在一起看作一種潛在風(fēng)險和附加成本。這可能是為什么 2000 年至 2003 年間全球 ASIC 設計啟動(dòng)減少約 50% 并繼續逐年下降的關(guān)鍵原因之一。
可編程邏輯器件 (PLD) 如 FPGA 和 CPLD 等提供了最大的硬件靈活性。由于這些器件具有可重編程的本性，開(kāi)發(fā)者得以享受從原型一直到生產(chǎn)階段隨時(shí)更新設計的便利。由于 PLD 設計通過(guò)軟件位流來(lái)進(jìn)行編程，因而使快速設計修改變得容易而直接，且不存在 NRE 或掩膜成本。
由于 PLD 在邏輯密度和封裝遷移方面均具有可伸縮性，因此它們允許設計者進(jìn)行全面的修改而仍保持正確的引腳和邏輯密度。這可實(shí)現出色的單位邏輯價(jià)格成本點(diǎn)和針對每個(gè)設計專(zhuān)門(mén)定制的引腳數量。PLD 設計由硬件描述語(yǔ)言 (HDL) 組成，以實(shí)現面向嵌入式處理器的邏輯和 C 源文件。這些設計源文件可用于實(shí)現和重配置任何 PLD，任意次數。設計者還可利用已有設計或設計的特定部分在新項目中重用。這種可伸縮性和代碼的重用性避免了產(chǎn)品過(guò)時(shí)淘汰并可降低成本，因為開(kāi)發(fā)者可以快速和輕易地升級其設計，使之面向最新的低成本器件。我們發(fā)現在汽車(chē)設計領(lǐng)域有一個(gè)普遍的誤解，就是以為 FPGA 對于生產(chǎn)而言太貴了。五年以前，一百萬(wàn)系統門(mén)售價(jià)在 45 美元左右。今天，同樣的一百萬(wàn)系統門(mén)器件售價(jià)不足 10 美元，而更小的 10 萬(wàn)系統門(mén)設計售價(jià)不足 3 美元，從而允許將多個(gè)組件大規模集成到單個(gè)器件內?，F在已完全能夠將 FPGA 納入全面生產(chǎn)并達到汽車(chē)市場(chǎng)所要求的系統成本目標。
PLD 的可編程本性還提供了另一水平的優(yōu)勢——車(chē)內可編程性和重編程性。設備車(chē)內可編程性支持在產(chǎn)品部署后也可對其算法和功能進(jìn)行升級。由于目前的遠程信息處理和視頻圖像識別系統還處在研究與開(kāi)發(fā)的早期階段，因此現場(chǎng)可升級的能力將會(huì )是一種至關(guān)重要的資產(chǎn)。隨著(zhù)技術(shù)——如圖像處理算法——隨時(shí)間而改進(jìn)，硬件升級將可在大約幾分鐘內完成，而無(wú)須重新設計 ASSP 或設計一款新的電路板。
例如，在儀表組和中心堆疊顯示設計中，LVDS（低壓差分信號）收發(fā)器已為汽車(chē)設計者提供了實(shí)現平板顯示器 (FPD) 應用所需的低噪聲、高速信號接口。最近，RSDS（低擺幅差分信號）信號接口已被各家顯示器制造商采用。這種新的信號傳輸技術(shù)比 LVDS 具有許多優(yōu)點(diǎn)，包括較低動(dòng)態(tài)功耗、進(jìn)一步降低的輻射 EMI、減小的總線(xiàn)寬度、高噪聲抑制和高吞吐率。再一次，PLD 的動(dòng)態(tài)本性為開(kāi)發(fā)者帶來(lái)優(yōu)選優(yōu)勢。PLD 支持眾多 I/O 信號標準，為開(kāi)發(fā)者提供在其設計中整合新興技術(shù)如 RSDS 等的選擇。通過(guò)快速適應變化的標準和采用最新及最大的技術(shù)，公司可為自己創(chuàng )造上市時(shí)間優(yōu)勢，確保對任何競爭對手保持優(yōu)勝。
在汽車(chē)設計的可靠性方面，有許多因素需要考慮。雖然 ISO-TS16949 認證早已為市場(chǎng)所知，設計者仍需更深入一步了解。許多公司通過(guò)第三方分包商進(jìn)行生產(chǎn)。設計者必須確保供應商本身是經(jīng)過(guò)認證的。否則，該提供商的設計和操作流程即未達到工業(yè)標準。在汽車(chē)遠程信息處理應用中，AEC-Q100 汽車(chē) IC 應力測試鑒定與 PPAP 文檔化也是必須遵循的。
回到技術(shù)方面，使用 PLD 還將提高可靠性。雖然 LVDS 發(fā)射器與接收器配對在市場(chǎng)上早有供貨，但采用 PLD 可讓開(kāi)發(fā)者將收發(fā)器集成在單個(gè)器件內。PLD 不僅提供了各種集成信號傳輸功能，而且還集成了源和終端電阻。通過(guò)消除大量分立元件，設計者可以減少元件數量，從而簡(jiǎn)化 PCB，實(shí)現可靠得多的信號傳輸結構。最終結果將是一個(gè)更為成本有效和可靠的系統。
PLD 不僅可集成信號傳輸能力，而且還提供了將整個(gè)系統包含在單個(gè)可編程器件上的能力，這也包括處理器。通過(guò)將整個(gè)設計放在單個(gè)芯片上，設計者可以減少電路板上的元件數量及相關(guān)連接，從而構成一個(gè)可伸縮、便攜和可靠的系統。例如，色溫是車(chē)載顯示器開(kāi)發(fā)者需要面對的許多圖像增強問(wèn)題之一。世界上的不同區域對色溫優(yōu)選參數的要求不同。通過(guò)使用 PLD 創(chuàng )建一種可伸縮的色溫調節解決方案，該解決方案可在許多地理區域內使用，支持多種顯示器類(lèi)型，只需針對地理上優(yōu)選的色溫設置進(jìn)行微小的調節。平臺可伸縮性和設計可靠性絲毫未減，同時(shí)還可以節省成本。
大多數 PLD 具有內置時(shí)鐘調理功能，以便進(jìn)行占空比校正，和時(shí)鐘管理器，以允許進(jìn)行時(shí)鐘控制。時(shí)鐘
|
|
圖像縮放需求同樣可以采用 PLD 來(lái)解決。以實(shí)時(shí)圖像尺寸調整為例。線(xiàn)路緩沖器和系數組可通過(guò)塊 RAM 來(lái)實(shí)現。其他所有東西，包括垂直和水平乘法器、加法樹(shù)、定序器與控制等，可使用 PLD 內的基本邏輯結構來(lái)實(shí)現。同時(shí)垂直和水平乘法器之間無(wú)需進(jìn)行中間緩沖，因而不存在幀延遲。
目前許多汽車(chē)遠程信息處理應用需要高性能視頻和圖像處理能力。PLD 擁有大量特性，使得它們特別適合處理各種應用，如導航系統和后座娛樂(lè )/視頻等，純粹從架構角度來(lái)看，采用 PLD 將提供各種性能優(yōu)勢。例如，FPGA 中的分布式 RAM 用于存儲 DSP 系數和 FIR 濾波器，可提供高存儲器帶寬。雙端口塊 RAM 針對數據緩沖和存儲進(jìn)行了優(yōu)化，并可用于 FFT 等應用。使用由嵌入式乘法器和累加器構建的 MAC，PLD 還可每秒執行幾十億次 MAC 運算。PLD 中的大量乘法器還可用于創(chuàng )建并行乘法器陣列，支持復雜的高性能 DSP 任務(wù)，而傳統的 DSP 只能限于執行串行處理。嵌入式 SRL16 由寄存器和 LUT 構成，支持多通道數據路徑的高效實(shí)現。通過(guò)支持構建高效的時(shí)分復用 (TDM) 硬件結構，它們還可極大地提高 FPGA 計算強度。
圖 1：傳統 DSP 與 FPGA DSP 比較
簡(jiǎn)單使用 PLD，開(kāi)發(fā)者可以充分利用其靈活架構和分布式 DSP 資源，如查找表 (LUT)、寄存器、乘法器和存儲器等。通過(guò)遍布器件的分布式 DSP 資源、分段式布線(xiàn)和組件使用，FPGA 可以使算法在器件中最佳地實(shí)現。例如，設計者可以調整陣列的尺寸，使之適合準確的計算要求，特別適用于對圖像進(jìn)行計算。計算可以對幾組像素進(jìn)行，例如對離散余弦變換 (DCT) 塊和圖像中的其他塊并發(fā)進(jìn)行計算，而不必順序掃描整個(gè)圖像。而且由于現在處理可以實(shí)時(shí)完成，因此使用 PLD 時(shí)緩沖像素值對存儲器的需求減少。
盡管傳統的可編程 DSP 可滿(mǎn)足寬范圍的應用，但其具有自己的限制。例如，傳統 DSP 受其架構束縛，具有固定數據寬度和有限的 MAC 單元，因此其串行處理方式限制了其數據吞吐率。這迫使系統必須以較高的時(shí)鐘頻率運行，以提高數據吞吐率，但卻產(chǎn)生了一系列其他挑戰。同時(shí)，它采用多個(gè) DSP 來(lái)滿(mǎn)足帶寬需求，產(chǎn)生功耗和電路板空間問(wèn)題。通過(guò)使用 PLD，設計者可以實(shí)現解決更高性能、高質(zhì)量、實(shí)時(shí)顯示器挑戰所需的定制解決方案。PLD，憑借其靈活架構和 DSP 資源，可同時(shí)支持串行和并行處理。通過(guò)選用并行處理，系統具有了在單個(gè)時(shí)鐘周期內最大化其數據吞吐率的潛力。再次，設計者可以調整陣列的尺寸以適應特定的處理需求。
那些通常通過(guò)定制、離散 ASIC、ASSP 或圖像處理器來(lái)解決的問(wèn)題，找到了在 PLD 中的解決方法。例如，在高分辨率 LCD 監視器的伽馬校正需求中有一種 DSP 圖像增強應用。伽馬校正控制著(zhù)圖像的總體亮度。它還會(huì )影響某種特定顏色表現的色調，影響紅到綠到藍的比例。所有圖像源均假定顯示設備具有非線(xiàn)性的亮度輸入輸出函數，稱(chēng)為伽馬函數，公式為 Vout = Vin^y，其中 y 一般在 2.2 到 2.8 之間。如果這種偏差沒(méi)有得到校正，輸出顯示將呈現具有很小色飽和度的蒼白顯示。在 PLD 中，RGB 空間的伽馬校正一般通過(guò)動(dòng)態(tài)更新 LUT 以便在輸出端顯示適當的響應來(lái)完成。若把 8 位和 10 位 LUT 近似進(jìn)行比較，很顯然 10 位分辨率更接近理想的伽馬曲線(xiàn)。
采用 10 位 LUT 時(shí)這種近似的公式為：
X’ = 1023 * (X/256) ^ (1/γ)，其中
X’ = R’、G’ 或 B’，10 位校正輸出
X = R、G 或 B，8 位未校正伽馬輸入
注：如果計算出現小數結果，則使用標準的四舍五入法。
經(jīng)過(guò)伽馬校正的 30 位 R’G’B’ 輸出需要通過(guò)圖像抖動(dòng)引擎，來(lái)找出對輸出到顯示設備最接近的顏色 24 位 RGB 輸出。有多種圖像抖動(dòng)算法。通過(guò)采用 PLD，開(kāi)發(fā)者可以對多種算法快速進(jìn)行比較，以確定哪種算法滿(mǎn)足其應用要求。抖動(dòng)算法還可快速且容易地修改，只需在源代碼中進(jìn)行算法修改，然后重新配置 PLD 即可。
色溫校正器是反饋裝置，它將根據輸出的顏色響應動(dòng)態(tài)地修改輸入 RGB 值。RGB 輸出的值與黑體輻射色溫進(jìn)行比較，以動(dòng)態(tài)確定理想的色溫輸出。
這可以在單片 PLD 中實(shí)現
|
|
圖 2：伽馬校正
汽車(chē)行業(yè)正在迎來(lái)其歷史上最激動(dòng)人心和最具挑戰性的時(shí)代。包含新的和快速變化協(xié)議的新模塊不斷實(shí)現，這些協(xié)議中有些來(lái)自快速演進(jìn)的消費市場(chǎng)。更苛刻的進(jìn)度限制使保持汽車(chē)行業(yè)的高質(zhì)量和可靠性要求更加困難。靈活和平臺可伸縮的系統級集成逐漸成為必需，以達到低 OEM 模塊成本目標。
今天的 PLD 已成為固定邏輯器件的一種可行的替代選擇。PLD 提供商們正在面對汽車(chē)市場(chǎng)展示其服務(wù)承諾，這包括推出溫度容限為－40℃到＋125℃的封裝和努力達到汽車(chē)行業(yè)的嚴格要求，包括 ISO TS 16949 認證，AEC-Q100 鑒定流程和生產(chǎn)件批準程序 (PPAP)。這使得汽車(chē)工程師們能夠在對元件質(zhì)量和性能完全放心的情況下，滿(mǎn)足其挑戰性的設計目標，同時(shí)提供快速響應不斷變化的汽車(chē)和多媒體標準與協(xié)議的能力。
評論