Intel欲推新技術(shù)改進(jìn)芯片性能

Intel技術(shù)和制造小組主管Mike Mayberry表示，他們目前正在研究一種新的晶體管設計，以便于讓他們的處理器能裝入更多存儲器，提高產(chǎn)品性能。公司準備在本周舉行的IEDM 2006（International Electron Devices Meeting）大會(huì )上發(fā)表他們的“浮體單元（floating-body cell）”計劃。

Mayberry的任務(wù)是生產(chǎn)更小的晶體管，浮體單元技術(shù)的目標就是提高緩存密度。緩存用來(lái)存儲頻繁讀寫(xiě)的數據，它的速度比一般外部存儲介質(zhì)快得多，但是SRAM滿(mǎn)足不了他們的需求——它需要六個(gè)晶體管構建一個(gè)單元并存儲1bit的信息。公司的目標是讓一個(gè)晶體管就能存儲1bit的信息，嵌入式DRAM基本能滿(mǎn)足要求，但它的缺點(diǎn)是慢，而且貴。

利用浮體單元技術(shù)，當你向一塊硅晶絕緣體晶片上的晶體管傳入電荷時(shí)，它將像一個(gè)電容器那樣保存一部分電荷——這就可以用來(lái)表示1bit，科學(xué)家們稱(chēng)這種現象為“歷史效應”。

目前東芝和伯利克的加州大學(xué)都在致力于浮體單元的研究，他們的成果主要有兩點(diǎn)不同：BOX厚度和底層電壓。BOX越厚，保存電荷所需的底層電壓就越高，如何取得平衡，就看廠(chǎng)商的選擇了。

Intel對這種技術(shù)的改進(jìn)就是不再采用一個(gè)柵極（gate），而是將之分為前柵極（FG）和后柵極（BG），BOX厚度和底層電壓根據需要設定后大小不變，而用調節前柵極和后柵極的方式來(lái)控制數據走向。這聽(tīng)起來(lái)像一個(gè)三閘（trigate）晶體管，Intel計劃在未來(lái)三到七年以?xún)仁褂盟?

正式的文檔會(huì )在當地時(shí)間12月13日公布，欲知詳情如何，且聽(tīng)下回分解：）

東芝和加州大學(xué)產(chǎn)品結構示意圖