設計性能:物理綜合與優(yōu)化

　　引腳交換：LUT 的每個(gè)輸入引腳可能有不同的延遲，所有 Map 擁有交換引腳(以及關(guān)聯(lián)的 LUT 等式)的能力，以便將最關(guān)鍵的信號放置在最快的引腳上(圖 4)。

　　結論

　　賽靈思工具集中的物理綜合與優(yōu)化功能將進(jìn)一步走向成熟并隨著(zhù)每個(gè)軟件版本的發(fā)布進(jìn)行擴展。伴隨效果質(zhì)量的改進(jìn)，您可以期待著(zhù)對優(yōu)化類(lèi)型的更多控制。其他計劃中的強化措施還包括在再優(yōu)化階段考慮更多設計單元(例如允許將寄存器移入和移出 I/O 塊或塊 RAM 和 DSP 塊等專(zhuān)門(mén)功能)，以及將布線(xiàn)階段包含進(jìn)物理綜合迭代過(guò)程，以及優(yōu)化系統。

　　賽靈思 ISE 軟件中的物理綜合與優(yōu)化工具是為在實(shí)現的打包和布局階段對您的 FPGA 設計的結構進(jìn)行重新檢查而創(chuàng )建的。給定時(shí)序約束和物理版圖信息，在映射和布局布線(xiàn)階段優(yōu)化綜合決策可極大地改進(jìn)結果。