<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> virtex

基于Virtex系列FPGA的可編程嵌入式信號處理背板的開(kāi)發(fā)設計

  • 現場(chǎng)可編程邏輯門(mén)陣列(FPGA)和高性能數字信號處理器(DSP)是高速信號處理領(lǐng)域兩大關(guān)鍵器件,FPGA和DSP的運算速度及并行處理效能成為制約高速信號處理應
  • 關(guān)鍵字: Virtex  FPGA  嵌入式  信號處理  

高頻交易堅強的后盾:基于Virtex UltraScale+FPGA的可配置的HES-HPC-HFT-XCVU9P PCIe 卡

  •   高頻交易,這個(gè)名詞可能對你并不陌生,它是指那些人們無(wú)法利用的,極為短暫的市場(chǎng)變化中尋求獲利的自動(dòng)化程序交易,高頻交易瞬息萬(wàn)變,而決勝的關(guān)鍵就在于快。今天小編就給大家介紹一款Aldec最新的專(zhuān)門(mén)用于高頻交易的PCIe卡,由小編前面的介紹,大家一定也只知道這款卡的主打性能就是速度快,沒(méi)錯,這也就不難理解為什么Aldec的新型的面向高頻交易的HES-HPC-HET-XCVU9P?PCIe卡采用Xilinx?Virtex?UltraScale?+?VU9P&n
  • 關(guān)鍵字: Virtex  FPGA  

Virtex-5 FPGA設計Gbps無(wú)線(xiàn)通信基站設計

  • 隨著(zhù)以TD-SCDMA為代表的3G移動(dòng)通信全面進(jìn)入商用部署,LTE標準基本完成,華為、愛(ài)立信成功實(shí)現LTE標準的現場(chǎng)演示[1],以L(fǎng)TE-A、IMT-Advanced為標準的下一代移動(dòng)通信技術(shù)
  • 關(guān)鍵字: Virtex-5FPGA  Gbps  無(wú)線(xiàn)通信  

目標設計平臺使基于FPGA的系統開(kāi)發(fā)易如反掌

  • ISE設計套件11的全功能版本將作為Virtex-6 FPGA套件的一部分推出,器件支持僅限于Vitex-6 LX240T-FF1156。Spartan-6 FPGA 套件包括ISE設計套件11 WebPACK軟件。ISE設計套件作為獨立產(chǎn)品另外提供,可提供全面的器件支持,邏輯版本的起價(jià)為2995美元??蛻?hù)可從賽靈思網(wǎng)站免費下載 ISE設計套件11的全功能30天評估版本。
  • 關(guān)鍵字: 目標設計平臺  Virtex-6  FPGA  系統開(kāi)發(fā)  

目標設計平臺使基于FPGA的系統開(kāi)發(fā)易如反

  • 賽靈思公司在正式發(fā)布新一代旗艦產(chǎn)品高性能Virtex-6和低成本Spartan-6 FPGA時(shí),首次提出了“目標設計平臺”的新概念。賽靈思目標設計平臺包含五個(gè)關(guān)鍵部分:Virtex-6和Spartan-6 FPGA器件、支持和集成業(yè)界成熟設計方法的設計環(huán)境、采用業(yè)界標準FPGA多層連接器的可擴展板和套件、提供接口的IP內核和強大的參考設計。
  • 關(guān)鍵字: 目標設計平臺  系統開(kāi)發(fā)  FPGA  Virtex-6  Spartan-6  

Virtex-II系列應用指南

  • 本應用指南闡述了如何設計面向 Virtex?芯片的功率分配系統。涵蓋了功率分配系統和旁路電容或去耦電容的基本原理。文中介紹了設計和驗證功率分配系統的具體步驟和過(guò)程。最后一個(gè)部分討論了產(chǎn)生電源噪聲的其他原因,并提出了解決方案。
  • 關(guān)鍵字: Virtex-II系列  應用指南  FPGA  

DSP48E Slice

RocketIO GTX 收發(fā)器

PowerPC 440 處理器模塊

基于FPGA的TD-LTE系統上行同步的實(shí)現

  • 基于最大似然 (ML)估計算法,改進(jìn)并利用FPGA實(shí)現了一種適用于TD-LTE系統的上行同步算法。主要介紹了如何利用FPGA實(shí)現ML算法。并以Virtex-5芯片為硬件平臺,進(jìn)行了仿真、綜合、板級驗證、聯(lián)機驗證等工作。結果表明,該同步算法應用到TD-LTE系統具有良好的穩定性和可行性。
  • 關(guān)鍵字: TD-LTE  Virtex-5  FPGA  

基于Virtex-5的Gbps無(wú)線(xiàn)通信基站設計

  • 隨著(zhù)技術(shù)研究與提案工作的進(jìn)行,基站系統的研發(fā)也已經(jīng)開(kāi)始。本文研究工作依托于國家“863”計劃Gbps 無(wú)線(xiàn)傳輸關(guān)鍵技術(shù)與試驗系統研究開(kāi)發(fā)項目,研制面向LTE-A、IMT-Advanced等未來(lái)移動(dòng)通信標準,能夠驗證相關(guān)技術(shù)并達到標準技術(shù)指標的新型移動(dòng)通信基站原型。
  • 關(guān)鍵字: 無(wú)線(xiàn)通信基站  算法鏈路  Virtex  

通過(guò)物理綜合與優(yōu)化提升設計性能

  • 邏輯優(yōu)化、邏輯布局和最小化互連延遲都是實(shí)現最大性能的重要工作。時(shí)序驅動(dòng)綜合技術(shù)對設計性能提供了重大改進(jìn)。影響時(shí)序驅動(dòng)綜合的限制因素是估計布線(xiàn)延遲的精度。
  • 關(guān)鍵字: 物理綜合  最小化互連延遲  Virtex  

嵌入式串行 ATA 存儲系統

  • 本應用指南描述了在 Virtex?-4 平臺上對嵌入式串行高級技術(shù)附件 (Serial AdvancedTechnology Attachment, (SATA)) 存儲系統的設計和實(shí)現。SATA 的前身是流行的并行高級技術(shù)附件 (Parallel Advanced Technology Attachment, (PATA)) 接口。SATA 克服了 PATA 的許多局限,并且提供了 150 MB/s 的最大帶寬。SATA 與高速網(wǎng)絡(luò )接口千兆位以太網(wǎng) (1000Base-X)相結合,可為許多高性能存儲應用
  • 關(guān)鍵字: PHY  Mac  SAN  Virtex?-4  賽靈思公司  

DIY你的體感游戲:人體動(dòng)作識別系統的設計,提供軟硬件實(shí)現方案

  • 本項目使用Virtex-5 OpenSPARC評估平臺,首先通過(guò)VGA解碼芯片,將PC機中的視頻流數據解碼出R、G、B信號值和場(chǎng)、行信號。然后使用OV7670數字攝像頭,攝取人體的手部動(dòng)作,運用一定的算法,對攝像頭數據進(jìn)行處理,判定此時(shí)的人體動(dòng)作,然后將其與RGB分量信號進(jìn)行疊加,通過(guò)配置DVI接口芯片,將疊加后的圖像送至顯示器顯示。
  • 關(guān)鍵字: Virtex-5  動(dòng)作識別  DIY  數字攝像頭  FPGA  

DIY小發(fā)明:打造你自己的流媒體播放器,解決方案、硬件框圖

  • 主要內容為利用Xilinx的Virtex-2 Pro FPGA 上豐富的邏輯資源來(lái)實(shí)現一個(gè)自定義的模塊,該模塊能作為流媒體播放過(guò)程中的一個(gè)功能部件。
  • 關(guān)鍵字: DIY  流媒體播放器  Virtex-2Pro  FPGA  
共187條 1/13 1 2 3 4 5 6 7 8 9 10 » ›|

virtex介紹

您好,目前還沒(méi)有人創(chuàng )建詞條virtex!
歡迎您創(chuàng )建該詞條,闡述對virtex的理解,并與今后在此搜索virtex的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

Virtex-5    Virtex-4    Virtex-6    Virtex-7    Virtex-5FPGA    Virtex-II    Virtex-E    Virtex-Ⅱ    Virtex-II系列    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>