泰瑞達亮相SEMICON China:解讀異構集成和Chiplet時(shí)代下,測試行業(yè)的機遇與挑戰
2023年7月3日,中國 北京訊 —— 全球先進(jìn)的自動(dòng)測試設備供應商泰瑞達(NASDAQ:TER)宣布,受邀出席了SEMICON China 2023同期舉辦的“先進(jìn)封裝論壇 - 異構集成”活動(dòng)。在活動(dòng)中,泰瑞達Complex SOC事業(yè)部亞太區總經(jīng)理張震宇發(fā)表題為《異構集成和Chiplet時(shí)代下,芯片測試行業(yè)的機遇與挑戰》的精彩演講,生動(dòng)介紹泰瑞達對于先進(jìn)封裝,在質(zhì)量和成本之間找到平衡和最優(yōu)方案的經(jīng)驗和見(jiàn)解。
本文引用地址:http://dyxdggzs.com/article/202307/448215.htm
SEMICON China是中國最重要的半導體行業(yè)盛事之一,見(jiàn)證中國半導體制造業(yè)的茁壯成長(cháng)。本屆“先進(jìn)封裝論壇 - 異構集成”活動(dòng)邀請全球產(chǎn)業(yè)鏈代表領(lǐng)袖和專(zhuān)家,共同探討先進(jìn)封裝、異構集成的前沿技術(shù)、發(fā)展路線(xiàn)和產(chǎn)業(yè)生態(tài),以及產(chǎn)業(yè)發(fā)展的機會(huì )。作為受邀嘉賓之一,張震宇先生通過(guò)演講向大家解讀在先進(jìn)封裝不可阻擋的趨勢下,芯片測試行業(yè)面臨的機遇和挑戰,并分享如何通過(guò)與產(chǎn)業(yè)鏈的合作,采用更加靈活的測試策略。
泰瑞達Complex SOC事業(yè)部亞太區總經(jīng)理張震宇
測試“左移”還是“右移”是一個(gè)重要的選擇題
在摩爾定律發(fā)展勢緩的大背景下,以Chiplet和異構集成為代表的先進(jìn)封裝技術(shù)成為繼續滿(mǎn)足系統微型化、多功能化的方法之一。但與單芯片制造相比,Chiplet或3D先進(jìn)封裝技術(shù)在設計、制造、封裝測試等環(huán)節都面臨著(zhù)多重挑戰,其中尤其凸顯的一個(gè)是質(zhì)量成本(Cost of Quality)的挑戰。特別是在綜合考慮KGD(Known Good Die)測試、最終測試和系統級測試(System Level Test)等更復雜測試流程時(shí),優(yōu)化總體質(zhì)量成本的策略至關(guān)重要。
為了降低成本,需要在制造流程的早期降低缺陷逃逸率。張震宇先生表示:“測試左移是把測試的重心向制造流程的早期傾斜,通過(guò)降低報廢成本而減少總體制造成本?!痹趯?shí)現“Known Good Die(KGD)”目標時(shí),需要通過(guò)測試左移來(lái)增加晶圓測試覆蓋率,提高KGD的良率。
然而在“向左”移動(dòng)的過(guò)程中,測試成本會(huì )增加,缺陷逃逸率降低帶來(lái)的報廢成本降低的邊際效應卻在遞減。因此,適當的“右移”在制造過(guò)程中也是非常有必要的。測試右移是將更多測試移到制造流程的后期,在保證質(zhì)量水平的同時(shí),可以降低測試成本。通常在晶圓測試、任務(wù)模式測試或需要較長(cháng)時(shí)間測試的掃描(SCAN)測試中可以“右移”。這些測試可以轉移到最終測試或系統級測試中,以實(shí)現在可控測試成本的同時(shí)達到需要的產(chǎn)品質(zhì)量水平。
在面對“左移”還是“右移”的選擇中,張震宇先生提到,優(yōu)化測試策略是一個(gè)動(dòng)態(tài)和持續的過(guò)程。大數據為測試策略的決策提供了依據。泰瑞達靈活測試方案和工具組合,可以在整個(gè)芯片制造流程中靈活調整測試策略,持續優(yōu)化制造成本和保障質(zhì)量。
泰瑞達測試方案,優(yōu)化先進(jìn)封裝質(zhì)量成本
在先進(jìn)封裝技術(shù)成為主旋律的時(shí)代下,僅僅減少缺陷逃逸率并不是優(yōu)化經(jīng)濟效益的全部手段。在制造的過(guò)程中,需要彌合從設計到測試之間的差距,使產(chǎn)品從設計,到制造、封裝和測試工程無(wú)縫合作,從而加速產(chǎn)品開(kāi)發(fā)和量產(chǎn)。
在此方面,泰瑞達推出了PortBridge工具,其可以降低測試開(kāi)發(fā)過(guò)程中的不確定性,助力用戶(hù)快速定義、開(kāi)發(fā)、調試、優(yōu)化測試程序并投入生產(chǎn)。目前泰瑞達的UltraFLEX系列測試機已具備PortBridge功能。
在演講的結尾,張震宇先生表示:“通過(guò)在早期減少缺陷逃逸率,并通過(guò)鏈接、管理和分析從設計、制造、封裝和測試產(chǎn)生的數據來(lái)優(yōu)化成本,保障質(zhì)量,快速實(shí)現量產(chǎn)目標是完全可行的。在這個(gè)過(guò)程中,EDA公司、DFT、運營(yíng)、晶圓代工廠(chǎng)、封測廠(chǎng)、ATE/SLT供應商團隊之間還需共同努力、緊密合作,以推出更為行之有效的解決方案,滿(mǎn)足先進(jìn)封裝的質(zhì)量需求?!?/span>
評論