聯(lián)發(fā)科芯片設計 導入機器學(xué)習

聯(lián)發(fā)科長(cháng)期投入前瞻領(lǐng)域研究，近期再傳突破性成果。聯(lián)發(fā)科宣布，將機器學(xué)習導入芯片設計，運用強化學(xué)習（reinforcement learning）讓機器透過(guò)自我不斷探索和學(xué)習，預測出芯片中最佳電路區塊的位置（location）與形狀（shape），將大幅縮短開(kāi)發(fā)時(shí)間并建構更強大性能的芯片，成為改變游戲規則的重大突破。

聯(lián)發(fā)科表示，該技術(shù)將于11月于臺灣舉辦的IEEE亞洲固態(tài)電路研討會(huì )A-SSCC（Asian Solid-State Circuits Conference）發(fā)表，同步也將申請國際專(zhuān)利。

聯(lián)發(fā)科指出，這項AI先進(jìn)技術(shù)注入了創(chuàng )新的算法，針對極復雜的芯片設計，決定出最佳的電路配置，除可決定區塊（block）最佳的位置，還能調整出最佳的形狀，將機器學(xué)習應用在優(yōu)化設計、減少錯誤，協(xié)助工程師用更少的時(shí)間，產(chǎn)出更佳的成果。

聯(lián)發(fā)科芯片設計研發(fā)本部群資深副總蔡守仁表示，不論是企業(yè)界和學(xué)術(shù)界，近年鮮少有早期電路區塊布局的文獻研究。公司本次突破性的發(fā)展，將AI和EDA結合出機器優(yōu)化的電路區塊布局擺放，協(xié)助研發(fā)人員提高效率并自動(dòng)執行優(yōu)化任務(wù)。