臺積電釋放十大信號，對EDA、IP、IC設計和半導體設備商將產(chǎn)生怎樣的影響？

　　代工大佬臺積電每年都會(huì )為其客戶(hù)們舉辦兩次大型活動(dòng)-春季的技術(shù)研討會(huì )和秋季的開(kāi)放創(chuàng )新平臺(OIP)生態(tài)系統論壇。春季會(huì )議主要提供臺積電在以下幾個(gè)方面的最新進(jìn)展：

　　(先進(jìn))硅工藝開(kāi)發(fā)現狀;

　　設計支持和EDA參考流程資格;

　　(基礎、內存和接口)IP可用性;

　　先進(jìn)封裝;

　　制造能力和投資活動(dòng)。

　　OIP論壇則簡(jiǎn)要介紹自春季技術(shù)研討會(huì )以來(lái)臺積電在上述主題上的最新情況，并給EDA供應商、IP供應商和最終客戶(hù)提供一個(gè)機會(huì )，以展示他們分別(以及和臺積電合作)在解決先進(jìn)工藝節點(diǎn)需求和挑戰方面的進(jìn)展。本文總結了最近在加利福尼亞州圣克拉拉舉行的臺積電第10屆年度OIP論壇的十大亮點(diǎn)。

　　(10)EDA合作伙伴和IP供應商的早期參與模式

　　臺積電提供了一份極具說(shuō)服力的圖表，展示了IP供應商參與模式近年來(lái)的變化，以及由此導致的新客戶(hù)流片(NTO)工藝導入的加速。

　　臺積電釋放十大信號，對EDA、IP、IC設計和半導體設備商將產(chǎn)生怎樣的影響?

　　臺積電北美公司總裁DavidKeller表示，采用臺積電先進(jìn)工藝的客戶(hù)現在可以在PDKv0.1階段就參與進(jìn)來(lái)，享有“更精細調整”和“改進(jìn)設計以及優(yōu)化工藝”的機會(huì )。

　　這種方式可以使得客戶(hù)在PDKv1.0階段的工藝認證時(shí)間縮短一半，也更接近工藝節點(diǎn)進(jìn)入生產(chǎn)階段的時(shí)間表。當然它的風(fēng)險在于，早期采用者必須非常擅長(cháng)進(jìn)行評估，以及隨著(zhù)PDK數據從v0.1到v1.0的日益成熟而快速更改設計。盡管有風(fēng)險，客戶(hù)依然對臺積電改變其參與模式和進(jìn)行資源投資以加速發(fā)布高級工藝設計支持表示了贊賞。

　　(9)臺積電、EDA供應商和云服務(wù)

　　OIP論壇展示了在支持將設計流程轉換成云計算服務(wù)方面的多項進(jìn)展，包括最終客戶(hù)流片示例、云提供商能力介紹、為云資源提供“店面”的EDA供應商(Cadence、Synopsys)。數據安全方面顯然取得了重大進(jìn)展：

　　臺積電支持與其PDK和IP數據相關(guān)的產(chǎn)品的安全性。探討了用于不同EDA流程，采用單線(xiàn)程、多線(xiàn)程和分布式運算場(chǎng)景的服務(wù)器內核、內存和存儲類(lèi)型。

　　當然還有其他重點(diǎn)領(lǐng)域：

　　加速云項目“啟動(dòng)”任務(wù);

　　優(yōu)化數據通信要求(和相關(guān)帶寬)，以便在客戶(hù)的主機環(huán)境和云服務(wù)之間傳輸設計數據和流程結果;

　　針對特定EDA流程優(yōu)化分配的云計算/內存資源(與吞吐量相比)。

　　MicrosoftAzure小組的演示文稿將這種方式稱(chēng)為“云原生”和“天生在云”的EDA流程開(kāi)發(fā)。

　　在本地部署和云端執行之間分配和管理客戶(hù)的EDA軟件許可證。

　　云店面不僅支持在客戶(hù)私有云中托管的專(zhuān)用許可證服務(wù)器，也可以通過(guò)VPN與本地許可證服務(wù)器通信。

　　有媒體提出了他們關(guān)注的主要問(wèn)題：

　　“云資產(chǎn)保護的保險業(yè)政策尚不清楚?！?/p>

　　“我正在尋求與EDA供應商簽訂新的、更靈活的軟件許可證分配業(yè)務(wù)條款。云可以幫助我為尖峰工作負載快速分配計算服務(wù)器，但我仍需要完整的(昂貴的)EDA許可證。我需要被說(shuō)服將項目遷移到云計算的投資回報率是巨大的?！?/p>

　　(8)N22ULP/N22ULL

　　N22是在N28節點(diǎn)上進(jìn)行工藝尺寸縮減的“半節點(diǎn)”。(即N28設計直接進(jìn)行光學(xué)布局縮減即可)

　　所有22ULP的設計套件和基礎IP都已準備就緒，2018年第四季度可提供完整的接口IP。22ULP的嵌入式DRAMIP也將于19年6月問(wèn)世。(請注意，客戶(hù)仍然對嵌入式DRAM抱有強烈興趣。)

　　臺積電正在集中精力開(kāi)發(fā)用于低漏電應用的22ULL工藝，研究重點(diǎn)包括平面器件Vt(Ion與Ioff)選項、低VDD(例如，對于22ULL，標稱(chēng)VDD=0.6V)時(shí)的模型開(kāi)發(fā)和IP特性?？墒褂迷摴に嚿a(chǎn)低泄漏(EHVT)器件。22ULL目標器件包括基于低功耗微控制器的SoC設計，以及支持藍牙低功耗(BLE)接口的芯片，對IoT邊緣設備來(lái)說(shuō)這些芯片都很常見(jiàn)。

　　臺積電將22ULL的啟用分成兩個(gè)階段進(jìn)行，現在已經(jīng)推出適用于0.8V/0.9VVDD的v1.0設計套件，2019年6月將提供0.6VVDDPDK和IP支持。需要注意的是，22ULL中的SRAM設計將采用雙電源供電，內部陣列采用0.8V(由位單元VDD_min驅動(dòng))，外圍電路為0.6V。

　　(7)封裝

　　臺積電提供的各種封裝技術(shù)依然奪人耳目。從高端客戶(hù)需求(比如CoWoS)到低成本集成(比如集成式扇出、或者InFO晶圓級扇出分布)，臺積電實(shí)現了各種獨特的封裝技術(shù)覆蓋。簡(jiǎn)而言之，在OIP生態(tài)系統論壇上展示的先進(jìn)封裝技術(shù)包括：

　　晶圓級芯片規模封裝(WLCSP)集成

　　論壇展示了一個(gè)粘合到CMOS硅片上的MEMS傳感器(帶帽)的樣例：

　　基板上的InFO

　　InFO和BGA設計的混合體，其中多個(gè)InFO連接到基板載體上;2/2umW/S在硅片之間互聯(lián);40um微凸塊I/O間距。

　　基板上的InFO和內存

　　和基板上的InFO類(lèi)似，一個(gè)HBM內存硅片堆疊到臨近的硅片上。

　　CoWoS增強

　　C4凸塊間距和掩模版尺寸(拼接)功能將在2019年實(shí)現突破和增強。

　　集成片上系統(SoIC)

　　利用硅通孔實(shí)現多個(gè)硅片的3D垂直堆疊;2019年第一季度在EDA流程中實(shí)現設計支持(例如TSV感知物理設計、硅片間DRC/LVS、基于3D耦合的提取、完整的SI/PI分析。)。