<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
關(guān) 閉

新聞中心

EEPW首頁(yè) > 工控自動(dòng)化 > 設計應用 > ALD技術(shù)在未來(lái)半導體制造技術(shù)中的應用

ALD技術(shù)在未來(lái)半導體制造技術(shù)中的應用

作者: 時(shí)間:2017-06-08 來(lái)源:網(wǎng)絡(luò ) 收藏

由于低溫沉積、薄膜純度以及絕佳覆蓋率等固有優(yōu)點(diǎn),(原子層淀積)技術(shù)早從21世紀初即開(kāi)始應用于半導體加工制造。DRAM電容的高k介電質(zhì)沉積率先采用此技術(shù),但近來(lái)在其它半導體工藝領(lǐng)域也已發(fā)展出愈來(lái)愈廣泛的應用。

本文引用地址:http://dyxdggzs.com/article/201706/352457.htm

高k閘極介電質(zhì)及金屬閘極的沉積對于先進(jìn)邏輯晶片已成為標準,并且該技術(shù)正用于沉積間隔定義的雙倍暨四倍光刻圖樣(SDDP、SDQP),用以推廣傳統浸潤式微影的使用以界定高密度邏輯暨記憶體設計的最小特征尺寸。本產(chǎn)業(yè)正在轉換到三維結構,進(jìn)而導致關(guān)鍵薄膜層對ALD的需求。


過(guò)去在平面元件中雖可使用幾個(gè)步驟,但就閘極堆疊的觀(guān)點(diǎn)而言,過(guò)渡到元件將需要全方位的ALD解決方案。大小尺寸及控制關(guān)鍵元件參數對后閘極(gate last)處理的需求按14nm制程需用到全ALD層。有趣的是,使用減緩了效能提升對介電質(zhì)EOT縮放的需求,并且可用較緩慢的速度調整閘極介電質(zhì)厚度。


二氧化鉿(HfO2)的厚度對于最新一代的元件已縮小至15埃以下,再進(jìn)一步的物理縮放將會(huì )導致層形成不完全;對于二氧化鉿的縮放,10至12埃似乎已達到極限。然而,利用能提升閘極堆疊k值并且能使用實(shí)體較厚層之添加元素,本材料可預期延續使用于更多代工藝,借以降低穿隧漏電流。


FinFET為解決平面結構中某些關(guān)鍵整合難題的有效方式,尤其是控制短通道效應以及使用輕摻雜或無(wú)摻雜通道控制隨機摻雜擾動(dòng)。然而,對于先進(jìn)制程節點(diǎn),鰭部寬度已低于微影限制并且需要ALD層以供間隔定義之雙倍光刻圖樣界定(SDDP)鰭部結構。


線(xiàn)緣粗糙度和CD圴勻度在鰭部定義中扮演關(guān)鍵的角色,鰭部變異會(huì )使元件或晶圓之間的臨界電壓產(chǎn)生擾動(dòng)。必須有效控制鰭部的蝕刻以在最小化鰭部高度變異的同時(shí)使晶體損害降到最低。由于鄰近鰭部的陰影效應會(huì )對離子布植技術(shù)造成影響,鰭部的均勻摻雜會(huì )有挑戰性。電漿摻雜也有類(lèi)似問(wèn)題。


將鰭部做成錐狀可以解決前述問(wèn)題,并同時(shí)解決覆蓋性閘極介電質(zhì)與金屬沉積的憂(yōu)慮,但下一代最終仍需要利用高摻雜、一致性、ALD層之固態(tài)摻雜之類(lèi)的新穎方法以持續縮放鰭部。


在FinFET、多閘極元件中,Fin的側邊與上部為主動(dòng)通道區。因此,高k閘極介電質(zhì)與金屬閘極必須以最小厚度及物理特性變異予以沉積于鰭部。變異將導致電晶體彼此之間產(chǎn)生臨界電壓變異和效能變異,或使鰭部的電流承載能力降低。另外,閘極接點(diǎn)金屬必須對閘極腔提供無(wú)空隙填充物。逐層ALD沉積快速地成為解決這些問(wèn)題的唯一技術(shù)。

在標準平面替換閘極技術(shù)中,金屬閘極堆疊已由ALD、以及金屬層的結合所組成。ALD用于覆蓋性關(guān)鍵阻障物(critical barrier)與功函數(work function)設定層,而傳統用于沉積純金屬給低電阻率閘極接點(diǎn)。


隨著(zhù)FinFET之類(lèi)三維結構的出現,全方位ALD解決方案對于介電質(zhì)、阻擋層與work function設定層以及閘極接點(diǎn)具有關(guān)鍵性。最大熱預算持續壓低,且理論上金屬沉積必須在低于500℃的溫度下進(jìn)行。純金屬之熱ALD于此溫度范圍具有挑戰性,以及大部份將于此溫度形成純金屬的母材并不穩定,會(huì )在沉積期間把雜質(zhì)混入金屬內。


然而,電漿增強型ALD(PEALD)的使用極具優(yōu)勢,因此這一技術(shù)能以混入最少雜質(zhì)的方式進(jìn)行純金屬之低溫沉積。直接或遠端電漿兩者皆可用于沉積純金屬,但靠近閘極區使用電漿仍留有某些憂(yōu)慮。本產(chǎn)業(yè)持續評估不同低溫金屬母材用以對藉由ALD沉積純金屬提供一個(gè)適用于所有溫度的解決方案。


三維架構和較低熱預算的結合對于特定關(guān)鍵薄膜沉積應用將需要由CVD與PVD移向ALD。在傳統PVD與CVD技術(shù)領(lǐng)域中,我們已觀(guān)察到對ALD替代的強烈關(guān)注。在不久的將來(lái),可完全預期A(yíng)LD擴展至MEOL與BEOL的應用。ALD母材的開(kāi)發(fā)至關(guān)重要,尤其是在金屬沉積空間中,以供交付特性與PVD/CVD基線(xiàn)效能匹配的薄膜。


除了確保ALD母材具有足夠的反應性,母材的穩定度與蒸氣壓力具有關(guān)鍵性。若ALD大量取代傳統的PVD和CVD技術(shù),未來(lái)ALD母材的開(kāi)發(fā)在化學(xué)供應商、設備制造商以及元件制造商之間需密切配合,以確保這些薄膜能以可再生、生產(chǎn)保證的方式沉積。



關(guān)鍵詞: ALD 半導體制造 FinFET PVD CVD

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>