Kilopass推出VLT技術(shù)，欲改變DRAM產(chǎn)業(yè)格局

　　半導體嵌入式非易失性存儲器(eNVM)知識產(chǎn)權(IP)產(chǎn)品提供商Kilopass Technology, Inc.近日推出垂直分層晶閘管(Vertical Layered Thyristor, VLT)技術(shù)。該技術(shù)顯著(zhù)降低了存儲芯片的成本且與DDR SDRAM完全兼容，使用標準CMOS工藝制造且無(wú)需昂貴的電容結構。

　　由于當前基于1個(gè)晶體管+1個(gè)電容器(1T1C)存儲單元結構的DRAM解決方案不夠合理，電容器無(wú)法進(jìn)一步縮小，尺寸太大，在20nm工藝上，電容量太低，DRAM技術(shù)自2010年以來(lái)已放緩了前進(jìn)的步伐，預計在2017年之前，SoC將在7nm工藝上實(shí)現，3D NAND將實(shí)現64/96層堆疊，而DRAM將停滯于10nm以上的工藝。Kilopass Technology首席執行官Charlie Cheng介紹道。

　　VLT存儲器技術(shù)省去了傳統存儲單元中的電容器，采用垂直分層晶閘管結構(如圖1)，從而使存儲單元更緊湊，減小了存儲單元的尺寸，同時(shí)也省去了數據刷新。由公式(1)和公式(2)對比可見(jiàn)，VLT 8Gb DRAM相較1T1C 8Gb DRAM減小了31%的存儲單元面積。

　　圖1 VLT垂直分層晶閘管結構及原理圖

　　1T1C 8Gb DRAM的尺寸為：9.7mm×5.8mm=56.26mm2 (1)

　　VLT 8Gb DRAM的尺寸為：8.4mm×4.6mm=38.64mm2 (2)

　　VLT無(wú)需新的材料，與邏輯CMOS工藝兼容，存儲速度快(十幾ps)，功耗低(低于0.1pA)，“0”和“1”之間的信號區別高達108倍，同時(shí)已經(jīng)經(jīng)過(guò)芯片產(chǎn)品的驗證。

　　由于沒(méi)有帶漏電的、高功耗的電容結構，因而VLT技術(shù)省去了數據刷新并且在120℃高溫下仍可以改善功耗，這使得其較適用于工作溫度較高的服務(wù)器存儲器。1T1C和VLT的待機功耗和刷新周期影響下的凈帶寬利用率對比如圖2所示。

　　圖2 1T1C和VLT的待機功耗和刷新周期影響下的凈帶寬利用率對比圖

　　由于無(wú)需新的物理材料，其全部材料是在芯片工廠(chǎng)中已經(jīng)應用過(guò)的，因而模擬軟件可以寫(xiě)得很快，這一點(diǎn)與現在市場(chǎng)上的EDA軟件有所不同。這也使得其模擬器的速度提升高達1000倍，從而將提前15個(gè)月確定出產(chǎn)品的良率及其需要考慮的地方。Charlie Cheng先生稱(chēng)。

　　據Charlie Cheng先生介紹，VLT的成本很低、制造技術(shù)簡(jiǎn)單，而且無(wú)需與電容相關(guān)的專(zhuān)利授權是VLT的優(yōu)勢。這項新技術(shù)將會(huì )首先進(jìn)入PC和服務(wù)器市場(chǎng)。同時(shí)，VLT將不會(huì )大量授權，預計將只會(huì )授權幾家公司。

　　VLT存儲單元在2015年已通過(guò)驗證，目前一款新的完整存儲器測試芯片正處于早期測試階段。Kilopass一直致力于推廣這項技術(shù)，并正與DRAM制造商進(jìn)行許可協(xié)商?，F在已可以向數量有限的特許受讓人提供VLT DRAM技術(shù)，用于20nm到31nm工藝技術(shù)節點(diǎn)。Kilopass已使用其TCAD模擬器，在半導體制造工藝細節上對這兩個(gè)節點(diǎn)進(jìn)行了詳盡的模擬，新一代10nm技術(shù)的驗證有望在2017年完成。這也為中國廠(chǎng)商在DRAM市場(chǎng)的發(fā)展帶來(lái)新的機遇。