摩爾定律消退后 計算機行業(yè)將如何發(fā)展？

　　摩爾定律的下一步

　　很顯然，傳統的芯片設計方案已經(jīng)到達了瓶頸。要找到下一代芯片，會(huì )需要兩個(gè)廣泛的變化。

　　1、晶體管的設計必須從根本改變;

　　2、行業(yè)必須找到硅的替代品，因為它的電學(xué)屬性已經(jīng)被推到了極限。

　　一、根本改變芯片設計

　　(1)第三個(gè)維度

　　針對這個(gè)問(wèn)題，一個(gè)解決方案是重新設計隧道和柵極。按照慣例，晶體管一直是平面的，但自從 2012 年之后，英特爾給產(chǎn)品增加了第三個(gè)維度。要啟用它來(lái)生產(chǎn)出只有 22 納米距離的芯片，它切換到了被稱(chēng)為 “finFETch” 的晶體管。這個(gè)產(chǎn)品讓一個(gè)通道在芯片表面豎起來(lái)，柵極圍繞著(zhù)該通道三個(gè)裸露的方向(第二張圖)，這使得它能夠更好的處理發(fā)生在隧道內部的任務(wù)。這些新的晶體管做起來(lái)比較棘手，但相比過(guò)去相同尺寸的版本，要快 37%，而且僅僅消耗一半的電量。

　　(2)Gate-All-Around

　　下一個(gè)邏輯步驟，Argonne 國家實(shí)驗室的 Snir 先生說(shuō)，是周?chē)鷸艠O(Gate-All-Around)的晶體管，它的通道被四面的柵極環(huán)繞。這能提供最大的控制，但它給制造過(guò)程增加了額外的步驟，因為柵極必須在多個(gè)部分分別構建。大的芯片制造公司，例如三星曾經(jīng)表示，它可能會(huì )使用周?chē)鷸艠O的晶體管來(lái)制造 5 納米分離的芯片，三星以及其他的制造商，希望能做 2020 年代前期達到這個(gè)階段。

　　(3)量子隧穿效應

　　除此之外需要更多外部的解決方案。一種想法是利用量子隧穿效應，這對于傳統的晶體管來(lái)說(shuō)是很大的煩惱，而當晶體管縮小的時(shí)候，事情也總會(huì )變得糟糕。這是有可能的，通過(guò)施加電場(chǎng)，以控制隧道效應發(fā)生的速率。低泄漏率對應狀態(tài) 0，高泄漏率對應 1。第一個(gè)實(shí)驗隧道晶體管由 IBM 的團隊在 2004 年展示。從那之后，研究人員一直致力于商業(yè)化。

　　2015 年，美國加州大學(xué)一個(gè)由 Kaustav Banerjee 領(lǐng)導的研究小組，在 Nature 上發(fā)表了一篇文章，他們已經(jīng)建立了一個(gè)隧道晶體管，工作電壓只有 0.1，要遠遠小于比目前正在使用的 0.7V，這意味著(zhù)更少的熱量。但是在隧道晶體管變得可用之前，還有更多的工作需要完成。ARM 的微芯片設計師 Greg Yeric 說(shuō)道：“目前它們在打開(kāi)和關(guān)閉開(kāi)關(guān)的速度還不夠快，不足以讓它們在快速的芯片中使用。Jim Greer 和他在愛(ài)爾蘭 Tyndall 研究院的同事提出了另一個(gè)思路，它們的設備被稱(chēng)為無(wú)連接納米線(xiàn)晶體管(JNT)，旨在幫助解決小尺度制作的問(wèn)題：讓摻雜做的足夠好?！斑@些天你正在談?wù)摪雽w摻小量的硅雜質(zhì)，然后會(huì )很快來(lái)到這個(gè)點(diǎn)，即便是一個(gè)或兩個(gè)雜質(zhì)原子的錯誤位置，都會(huì )激烈的影響晶體管的表現?！?Greer 博士說(shuō)道

　　相反，他和他的同事提出建立自己的 JNTs，距離一種一致?lián)诫s的硅，只有 3 納米的跨越。通常來(lái)說(shuō)，這會(huì )導致一條電線(xiàn)，而不是一個(gè)開(kāi)關(guān)：一個(gè)有著(zhù)均勻導電能力的設備，而且不會(huì )被關(guān)閉。但是在這種微小的尺度下，柵極的電子影響能夠剛好穿透電線(xiàn)，所以單獨的柵極能夠防止，在晶體管關(guān)閉的時(shí)候進(jìn)行電流流動(dòng)。

　　傳統晶體管的工作原理是，在原本彼此隔離的源極和漏極之間搭建電橋。Greer 博士的設備以其他的方式工作：更像一個(gè)軟管，柵極充當著(zhù)避免電流流動(dòng)?！斑@是真正的納米技術(shù)，” 他說(shuō)：“我們的設備只能在這個(gè)尺度上工作，而最大的好處是，你不需要擔心制造這些繁瑣的結點(diǎn)?！?/p>

　　二、尋找硅的替代品

　　摩爾定律的黃昏與計算行業(yè)的黎明芯片制造商也在用超越硅的材料進(jìn)行試驗。去年，一個(gè)包括了三星、Gobal Foundries、IBM 和紐約州立大學(xué)的研究聯(lián)盟，公布了一個(gè) 7 納米的微芯片，這個(gè)技術(shù)被在 2018 年以前，并不被期待來(lái)到消費者的手中。它使用了和上一代發(fā)布的 FinFET 相同的設計，做了輕微的修改，但盡管大多數的設備都是從通常的硅制作完成的，其晶體管大約一半都是由硅 - 鍺(SiGe)合金制成的隧道。

　　(4)硅 - 鍺(SiGe)合金

　　選擇了這種設計，是因為在某些方面，這是比硅更好的導體。再一次，這意味著(zhù)更低的功率使用，并且允許晶體管更快的打開(kāi)和關(guān)閉，提升芯片的速度。但這不是萬(wàn)能藥，IBM 物理科學(xué)部門(mén)的負責人 Heike Riel 說(shuō)?，F代芯片從兩種晶體管構建，一個(gè)被設計為傳導電子，帶著(zhù)負電荷。其他種類(lèi)被設計來(lái)導入 “洞” 里，這會(huì )放置在可能、但意外沒(méi)有包含電子的半導體中。這些的出現，表現的就像它們帶有正電荷的電子。并且，雖然硅鍺擅長(cháng)輸送 “洞穴”，但相比硅來(lái)說(shuō)，它不是很擅長(cháng)移動(dòng)電子。

　　沿著(zhù)這些線(xiàn)路到更高性能的表現，未來(lái)的路徑可能需要同時(shí)把硅鍺和其他混合物，讓電子能比硅制材料中更好的移動(dòng)。擁有最好電學(xué)性能的材料是一些合金，例如銦，鎵和砷化，在元素周期表中統稱(chēng)為 III-V 材料。

　　麻煩的是，這些材料很難和硅進(jìn)行融合。它們晶格中原子之間的間隔距離，和硅原子之間有很大的不同。所以將它們的一層增加到硅基片中，從中所有芯片的制作都會(huì )導致壓力，這會(huì )帶來(lái)芯片斷裂的壓力。

　　(5)石墨烯

　　最著(zhù)名的替代方法是石墨烯，它是單原子厚的碳形式(二維)。石墨烯在操作電子和空穴的時(shí)候表現的非常好，但難點(diǎn)在于如何使它停止下來(lái)。研究人員一直試圖通過(guò)摻雜、壓碎、擠壓石墨烯，或者使用電場(chǎng)來(lái)改變電學(xué)的性能?，F在已經(jīng)有了一些進(jìn)展：曼徹斯特大學(xué) 2008 年報告了一個(gè)正在工作的石墨烯晶體管;加州大學(xué) Guanxiong Liu 帶領(lǐng)的研究小組，2013 年使用了一種有 “負電阻” 特性的材料以制作設備。但對石墨烯真正的影響，Yeric 博士說(shuō)道，是刺激對其他二維材料的興趣?！笆┦且粋€(gè)打開(kāi)的盒子，” 他說(shuō)道：“我們現在正在尋找像二硫化鉬的物質(zhì)，或黑色磷、磷硼的混合物?！?重要的是，所有的這些都像硅一樣，可以很容易打開(kāi)和關(guān)閉。

　　如果一切都按照計劃進(jìn)行，Yeric 博士說(shuō)，新型的晶體管設計和新材料，可能讓事情在 5 年或 6 年里還滴答作響，到了那個(gè)時(shí)候可能會(huì )有 5 納米的晶體管。但除此之外，“我們已經(jīng)用盡了一切方法，避開(kāi)真正根本性的需求?！?/p>