芯片采用2.5D先進(jìn)封裝技術(shù) 可望改善成本結構

　　目前在全球半導體產(chǎn)業(yè)領(lǐng)域，有業(yè)界人士認為2.5D先進(jìn)封裝技術(shù)的芯片產(chǎn)品成本，未來(lái)可望隨著(zhù)相關(guān)產(chǎn)品量產(chǎn)而愈來(lái)愈低，但這樣的假設可能忽略技術(shù)本身及制造商營(yíng)運管理面的諸多問(wèn)題與困境，可能并非如此容易預測新興封裝技術(shù)產(chǎn)品的未來(lái)價(jià)格走勢。

　　據Semiconductor Engineering網(wǎng)站報導，隨著(zhù)2.5D先進(jìn)封裝技術(shù)進(jìn)行測試，來(lái)自芯片制造商及設備供應商最普遍的聲音，即認為用來(lái)在封裝技術(shù)中連結各類(lèi)晶粒的中介層(interposer)成本太高，或是認為光罩成本高到無(wú)法以14納米或16納米制程，開(kāi)發(fā)復雜的平面式(planar)系統單芯片(SoC);或是認為矽絕緣層金氧半電晶體元件(FD-SOI)比28納米空白矽晶圓(Bulk Silicon)還貴等。

　　但上述觀(guān)念可能有些誤導，即使更復雜的SoC有一定程度增加生產(chǎn)成本，但實(shí)際上也有部分節省成本之處，有些甚至還可以大幅節省成本開(kāi)支。隨著(zhù)第二代高頻寬存儲器(HBM2)的推出，其不論價(jià)格、效能及功率均低于DRAM，外觀(guān)尺寸同樣明顯較小。

　　對此，SK海力士(SK Hynix)技術(shù)行銷(xiāo)資深經(jīng)理Kevin Tran指出，4顆芯片堆疊、采2.5D封裝技術(shù)的HBM2存儲器大致相當于DDR4顆粒，更重要的是增加了頻寬、外型尺寸更小、更省電且延遲時(shí)間更低等 優(yōu)勢。因此隨著(zhù)這類(lèi)新興存儲器量產(chǎn)，可望見(jiàn)到類(lèi)似過(guò)去DRAM般的市場(chǎng)價(jià)格下滑趨勢。

　　不過(guò)，是否HBM存儲器在未來(lái)真的可望見(jiàn)到價(jià)格下滑趨勢，可能仍有些值得探究之處。首先，當前已較難將不同的存儲器技術(shù)拿來(lái)做規格類(lèi)比，在HBM存儲器技術(shù)可能采用不同架構設計等情況下，實(shí)在已無(wú)法如此輕易就將不同存儲器技術(shù)規格拿來(lái)比較。

　　其次，成本變化的課題也并非如此單純，因這不單只有存儲器或中介層的成本，更重要的是要看各家芯片制造商如何將生產(chǎn)成本配置于公司旗下不同部門(mén)。如今芯片制 造商已較少投入經(jīng)費在了解應如何調整更多基本業(yè)務(wù)流程，而是更專(zhuān)注于讓工程師在整個(gè)設計流程中，也具備諸如軟體、前后端硬體等的技術(shù)知識。

　　因此從業(yè)界2.5D及扇出型(fan-outs)封裝技術(shù)導入來(lái)看，體積較小的芯片顯然有著(zhù)較佳的良率，即使組合起來(lái)的成本較高，所以這也是為何賽靈思(Xilinx)及Altera開(kāi)始開(kāi)發(fā)2.5D芯片的理由。

　　如果在調整功耗及散熱問(wèn)題等設計面向上，能夠花費更少成本開(kāi)支，則用于設計、開(kāi)發(fā)及制造這類(lèi)2.5D芯片的整體投入成本，應可望持續下降。

　　但即使過(guò)去幾年全球半導體產(chǎn)業(yè)持續進(jìn)行整并，這樣的整合趨勢也無(wú)助于上述2.5D封裝技術(shù)芯片開(kāi)發(fā)整體成本的下降，因實(shí)際上若要整合技術(shù)及工程資源實(shí)已有不小難度，要將各業(yè)務(wù)端做整合更是困難重重。

　　因往往在大型系統業(yè)者內部，業(yè)務(wù)流程比正在開(kāi)發(fā)的產(chǎn)品還要復雜，調整的速度往往也比技術(shù)端來(lái)得慢上許多。因此若能就這塊領(lǐng)域進(jìn)行改善，或許較有助真正改善成本支出規模與結構。