基于架構與基于流程的DFT測試方法之比較

ASIC設計的平均門(mén)數不斷增加，這迫使設計團隊將20%到50%的開(kāi)發(fā)工作花費在與測試相關(guān)的問(wèn)題上，以達到良好的測試覆蓋率。盡管遵循可測試設計(DFT)規則被認為是好做法，但對嵌入式RAM、多時(shí)鐘域、復位線(xiàn)和嵌入式IP的測試處理將顯著(zhù)影響設計進(jìn)度。即使解決了上述所有問(wèn)題，開(kāi)發(fā)者也幾乎不可能達到100%的粘著(zhù)性故障(stuck-at fault)覆蓋率。其結果是，ASIC設計常常在故障覆蓋率低于90%的情況下就投入生產(chǎn)，從而造成不必要的器件缺陷率和板級故障。

基于流程的方法

為了在一個(gè)設計中插入掃描測試結構，第一個(gè)要做的步驟是用掃描觸發(fā)器替換所有的觸發(fā)器。有時(shí)候，這可以當成綜合過(guò)程的一部分來(lái)做，盡管它以往是在設計流程的后期完成。插入掃描觸發(fā)器允許更高程度地控制設計中的各個(gè)節點(diǎn)，從而提高故障覆蓋率。不過(guò)，傳統的掃描技術(shù)不能完全控制或觀(guān)測設計中的所有用戶(hù)網(wǎng)絡(luò )，因而會(huì )留下許多未測試的結構。

最常見(jiàn)一類(lèi)的掃描觸發(fā)器在數據輸入端的前面包含一個(gè)多路復用器。在測試模式中，這使得數據可以被移進(jìn)觸發(fā)器；在用戶(hù)模式中，這允許一個(gè)正常的邏輯信號被存儲。

傳統的ASIC掃描測試通常需要以下步驟：

1、準備一個(gè)測試時(shí)鐘，而且測試電路必須允許該時(shí)鐘施加到所有掃描觸發(fā)器上。

2、在測試期間，所有觸發(fā)器均處于測試模式。

3、在用戶(hù)模式操作期間，所有觸發(fā)器均處于正常工作模式。

值得注意的是，當采用基于多工器的掃描觸發(fā)器時(shí)，多路復用器通常被插在用戶(hù)時(shí)鐘的主路徑上，以便在測試模式下測試時(shí)鐘可以被傳遞給所有觸發(fā)器。所有觸發(fā)器將同時(shí)被設置為測試模式。

為達到足夠的故障覆蓋率和可接受的器件缺陷率，傳統的測試技術(shù)需要許多DFT規則。不遵循DFT規則的后果是，許多故障無(wú)法采用傳統掃描方法進(jìn)行測試，從而使總的故障覆蓋率受損。

為了獲得合理的粘著(zhù)性故障覆蓋率，一個(gè)設計通常必須是全同步的。因此，這成為第一個(gè)DFT規則。不幸的是，許多設計、特別是網(wǎng)絡(luò )和通信領(lǐng)域的設計需要多個(gè)異步時(shí)鐘，這就不可能不違反這條規則。而且，為了追求速度，綜合過(guò)程經(jīng)常會(huì )產(chǎn)生重收斂的冗余邏輯結構，這又是違反規則的。

公認的DFT規則包括：

1、設計必須以一個(gè)公共時(shí)鐘為準，保持完全同步。

2、在測試期間，存儲單元的異步輸入必須由一個(gè)外部引腳去使能。

3、只能使用專(zhuān)為支持自動(dòng)測試模式生成(ATPG)而設計的連續庫單元。有時(shí)要禁止使用下降沿觸發(fā)的觸發(fā)器。

4、不允許有門(mén)控時(shí)鐘。它們在測試期間必須旁路掉。

5、不應使用內部三態(tài)總線(xiàn)；首選是多路復用器。

6、不允許有組合邏輯環(huán)路；不允許有重收斂的冗余邏輯。

7、在測試期間，外部總線(xiàn)必須禁止使能。

8、包含不同測試方法的各個(gè)IP模塊之間的接口必須是完全可測試的。

自動(dòng)測試

實(shí)現自動(dòng)測試的前提是：如果所有與測試相關(guān)的電路都嵌入在基礎陣列中，那么與測試相關(guān)的事情就可以從ASIC開(kāi)發(fā)過(guò)程中去除。嵌入的自動(dòng)測試電路不僅獨立于用戶(hù)設計，而且是在獲知用戶(hù)設計之前構建的。

因為自動(dòng)測試電路嵌入在A(yíng)SIC的基礎結構中，所以它的工作方式與傳統的掃描測試非常不同。

用于傳統ASIC的掃描測試方法要求設計中的所有掃描觸發(fā)器在同一時(shí)間內處于測試模式，而自動(dòng)測試的順序操作方式允許在任何特定的測試周期內，一些模塊處于測試模式，而其它模塊仍處于正常模式。在自動(dòng)測試ASIC內的功能模塊具有“控制”和“觀(guān)測”能力。

通過(guò)隔離單獨的模塊和網(wǎng)絡(luò )，這使得開(kāi)發(fā)者可以對制造過(guò)程進(jìn)行測試，以完全驗證硅片的完整性，而無(wú)需考慮用戶(hù)設計和DFT規則。

為達到這個(gè)目的，開(kāi)發(fā)者還需要一種新類(lèi)型的模塊。這種模塊內獨特的Q_Cell包含“控制”和“觀(guān)測”能力，并且能夠被配置成組合邏輯、觸發(fā)器或RAM。這意味著(zhù)所有網(wǎng)絡(luò )都能夠被控制，而不論它們是代表時(shí)鐘還是置位/復位，也不論它們是否是冗余結構或組合邏輯環(huán)路的一部分。

一種四輸入多工型單元(P_Cell)可以用來(lái)實(shí)現大多數組合功能，或者與Q_Cell組合在一起，以實(shí)現像全加器這樣的復雜功能。

自動(dòng)測試不僅能同時(shí)捕獲器件內所有信號的狀態(tài)，而且還能恢復那些狀態(tài)，因此操作可以從任何指定的初始條件下開(kāi)始。存儲器和觸發(fā)器可以被預置，以仿真故障或異常的功耗偏差。這個(gè)功能對于現場(chǎng)診斷問(wèn)題很有用。

自動(dòng)測試是一種軟硬件結合的測試方法，它取消了所有的DFT規則，并且總能提供100%的粘著(zhù)性故障覆蓋率。隨著(zhù)質(zhì)量要求和器件復雜度的增高，這種覆蓋率變得越來(lái)越重要。自動(dòng)測試已經(jīng)成功地用于100多個(gè)結構化ASIC設計中，但它也可以應用于標準單元ASIC設計。