如何選擇滿(mǎn)足FPGA設計需求的工藝？

FPGA 邏輯架構實(shí)際上是大量經(jīng)過(guò)復制的定制設計邏輯單元(LE)陣列——微小SRAM，復用器和寄存器，以及交換結構，覆蓋了非常復雜的多層金屬。因此，可編程架構的設計是要在LE實(shí)現多少功能以及單元需要多少互聯(lián)之間達到很好的平衡。對于某一體系結構，架構的總密度對底層和中間金屬層的層距非常敏感。但是，由于規劃人員嘗試使用互聯(lián)堆疊下面所有的可用區域，因此，對于LE中晶體管的封裝密度也非常敏感。用戶(hù)在邏輯架構中實(shí)現的電路的速度和功效取決于晶體管特性，也與架構密度，互聯(lián)RC產(chǎn)品和晶體管驅動(dòng)電流有關(guān)。

因此，一般而言，能夠提供較小金屬層距以及封裝更緊密的晶體管的工藝可以實(shí)現密度較高的邏輯架構，對于用戶(hù)電路，性能更好，功耗更低。泄漏電流是邏輯架構的一個(gè)特殊問(wèn)題，這是因為，芯片設計人員并不知道用戶(hù)怎樣使用可編程邏輯，他們使用電路級功耗管理技術(shù)來(lái)降低基于單元的設計的靜態(tài)功耗，這種方法能力有限。

相反，基于單元的數字IP有關(guān)鍵通路，這些通路主要是通過(guò)本地短互聯(lián)或者底層金屬直接互相連接的快速晶體管?，F代FPGA中的這一類(lèi)結構包括數字信號處理(DSP)模塊、I/O和存儲器控制器、增強CPU內核，等等。這些IP模塊的大小主要受仔細封裝的標準單元庫的密度的影響，以及庫中各種單元的影響。在可編程架構中，用戶(hù)可以開(kāi)發(fā)需要的任何電路，而基于單元的硬核IP是預先定義好的，因此，芯片設計人員可以采用所有的功耗管理技術(shù)。這樣，硬核數字IP將極大的受益于更小的工藝尺寸以及更高的晶體管速度，在系統層，可以使用功耗管理技術(shù)，調整平面FET較大的泄漏電流。

模塊RAM是一類(lèi)特殊的基于單元的IP。一般使用代工線(xiàn)提供的，經(jīng)過(guò)手動(dòng)優(yōu)化的SRAM單元進(jìn)行開(kāi)發(fā)，但是，FPGA設計人員通常會(huì )調整陣列，在模塊應用的范圍內，優(yōu)化速度、密度和功耗。由于模塊非常靈活，因此，很難在FPGA RAM上實(shí)現功耗管理策略。FPGA中的其他結構可能不會(huì )對晶體管的所有特性變化敏感。

這些考慮意味著(zhù)，某一系統應用FPGA的最佳工藝選擇取決于系統設計對可編程架構和基于單元的邏輯的相對壓力。對系統總體性能還有一定影響的是在架構中實(shí)現的模塊的行為，28nm或者20nm工藝中端FPGA能夠以較低的成本在較短的時(shí)間內實(shí)現所需要的系統性能。

最后，還有高性能模擬IP的問(wèn)題，這些IP是目前鎖相環(huán)(PLL)和串化器解串器(SerDes)電路的主要構成。這些設計并沒(méi)有采用最小層距，相反，使用了各種尺寸的晶體管、電路布局和金屬層間距，這些通常涉及到了手動(dòng)布局。它們對于晶體管的電氣行為非常敏感，包括，數字工程師不太關(guān)心的一些參數。數字設計人員仿真邏輯功能，模擬設計人員仿真晶體管。對于模擬設計人員，另一個(gè)絕對關(guān)鍵的問(wèn)題是一致性：很多標準電路依靠密切匹配的成對的晶體管來(lái)實(shí)現。

在 finFET上還有一些爭論。某些模擬設計人員指出，您不能為FinFET選擇任意寬度。由于晶體管是豎立在側面，意味著(zhù)是在縱向測量寬度，因此，它們必須有相同的寬度。您可以使用一個(gè)最小寬度的FinFET，或者，您希望電流更大，可以將幾個(gè)并聯(lián)起來(lái)使用。這些設計人員擔心，模擬設計人員很難甚至無(wú)法在其熟悉的電路拓撲中使用這些新晶體管。

但是，其他有經(jīng)驗的模擬設計人員指出，更高的速度、更強的溝道控制，以及，特別是 FinFET更好的一致性，對于模擬設計都非常有利，遠遠抵消了晶體管寬度的量化問(wèn)題。爭論還在繼續，而Intel在CPU中模擬結構上的工作表明，它們使用其22nm三柵極工藝開(kāi)發(fā)了這一結構，三柵極晶體管極大的提高了高精度模擬設計的性能。

采用合適的工藝開(kāi)始定制

工藝特性以不同的方式影響FPGA的不同結構。相似地，不同的應用對這些 FPGA結構有不同的要求。結果，在一定時(shí)期內，沒(méi)有一種工藝技術(shù)能夠為多種應用提供最合適的平臺。計劃、成本和性能要求促使FPGA中的某些結構采用混合定制方法來(lái)實(shí)現，以滿(mǎn)足FPGA設計對多種工藝選擇的要求。

三個(gè)例子可以說(shuō)明這一點(diǎn)。首先，考慮一個(gè)單芯片電機控制 SoC(圖3)。芯片接收來(lái)自四個(gè)電機的連桿傳感器位置數據，都是較高的kHz速率，以較低的MHz速率驅動(dòng)四個(gè)驅動(dòng)電路板。它連接至中速DDR2 DRAM，進(jìn)行編碼和數據存儲，連接至工業(yè)以太網(wǎng)，將SoC連接至工廠(chǎng)車(chē)間控制網(wǎng)絡(luò )。

圖3.單芯片多軸電機控制器結合了基于單元的DSP電路來(lái)計算FOC算法，可編程邏輯對I/O信號進(jìn)行編碼和解碼，CPU用于管理和功能安全算法。

芯片實(shí)際上支持兩項主要任務(wù)。第一項是在FPGA DSP模塊中進(jìn)行計算的現場(chǎng)定位控制(FOC)算法，實(shí)際上是每一電機大量的矩陣算術(shù)?？删幊碳軜嬛械腎/O電路以相對較低的速率和功耗，對位置數據進(jìn)行解碼，對信號進(jìn)行編碼，以便驅動(dòng)電路板。第二項任務(wù)是功能安全封裝，一組設計用于保護機器運行以及設備完整性的功能，運行在SoC FPGA的嵌入式ARM Cortex-A9 CPU上。

這一設計有兩個(gè)很大的難點(diǎn)。第一，客戶(hù)希望不斷提高能效和精度，降低噪聲，這些都要求更大的帶寬，更復雜的算法，進(jìn)行FOC計算。因此，應用程序要求使用硬核DSP模塊和RAM。第二，成本問(wèn)題，這個(gè)問(wèn)題更嚴重。

對形勢進(jìn)行分析，這一應用最關(guān)鍵的FPGA結構是硬核IP模塊、模塊RAM，以及隨著(zhù)功能安全要求的提高，還有CPU內核。這些模塊相應地要求半導體工藝良好的標準單元庫，合適的SRAM以及盡可能低的價(jià)格?，F在，Altera的Cyclone V SoC產(chǎn)品采用了TSMC的28低功耗(28LP)工藝，很好的結合了高性能硬核IP和存儲器，降低了成本，可以及時(shí)供貨。

幫助駕駛員開(kāi)車(chē)

第二個(gè)例子是下一代汽車(chē)輔助駕駛系統(ADAS)設計。這一SoC接收來(lái)自汽車(chē)雷達和幾個(gè)HD視頻攝像機的數據，使用圖像處理例程和人工智能(AI)算法算出車(chē)輛的位置，驅動(dòng)兩個(gè)實(shí)時(shí)顯示屏，向車(chē)輛控制模塊發(fā)送命令，進(jìn)行換擋、剎車(chē)和傳動(dòng)系統控制。大部分I/O數據流會(huì )通過(guò)一對冗余的10G以太網(wǎng)端口。由于嚴格的推出計劃，必須在2013年年中開(kāi)始系統體系結構設計。

這一系統中的難點(diǎn)是進(jìn)行大量的視頻和雷達信號處理，識別目標，滿(mǎn)足分類(lèi)和AI例程的計算需求，以及大量的本地和外部寬帶存儲器的需求。這些需求主要依靠可編程架構來(lái)滿(mǎn)足，使用了DSP硬核IP、模塊RAM和外部 DRAM。由于計算負載是偶發(fā)的，車(chē)輛沒(méi)有移動(dòng)或者慢速行駛時(shí)，計算很少，而計算強度基于環(huán)境的復雜度，因此，需要很好地進(jìn)行功耗管理。這類(lèi)FPGA需要金屬層距和晶體管性能優(yōu)于目前中端FPGA的工藝，以便滿(mǎn)足可編程架構和硬核IP的性能目標。但是，設計最初并不需要FinFET那樣的速度和功耗。 Altera的20nm產(chǎn)品系列基于TSMC的20nm芯片系統(20SoC)平面工藝，很好的同時(shí)實(shí)現了帶寬、計算性能和可用性。

最后，讓我們進(jìn)一步了解一下近期會(huì )怎樣。新一代數據中心將不僅僅包括高密度服務(wù)器類(lèi)CPU芯片簇，而且還有大容量的高速FPGA。這些FPGA以及CPU和共享高速緩存將位于超高速本地網(wǎng)中，用作虛擬的動(dòng)態(tài)重新配置網(wǎng)絡(luò )數據包引擎和計算加速器。

這類(lèi)芯片要求很高的晶體管密度和金屬層距，提高芯片的容量和帶寬，特別是，考慮到服務(wù)器機架?chē)栏竦纳岷凸南拗埔约拜^高的占空比，這些都限制了動(dòng)態(tài)功耗管理的效率，因此，功耗性能點(diǎn)超出了任何建議的平面晶體管的能力范圍。此外，為能夠連接超高速數據網(wǎng)絡(luò )，以支持外部存儲器極大的帶寬，這些FPGA需要的集成模擬電路性能水平超出了目前針對FPGA所討論的電路性能。這些應用促使Altera選擇了Intel的14nm三柵極工藝。

結論

本文介紹了三種場(chǎng)景，每一種都結合了硬核IP應用、可編程架構應用、存儲器帶寬，以及I/O帶寬，很好地滿(mǎn)足了不同半導體工藝的要求。這一工藝實(shí)際上就是 Altera的定制方法：每一類(lèi)應用的FPGA性能、余量、計劃和成本都能夠滿(mǎn)足系統要求。最好的選擇給系統開(kāi)發(fā)人員帶來(lái)了明顯的優(yōu)勢。