基于NIOSⅡ的GPS信息接收系統設計與實(shí)現

摘要：全球衛星定位系統(CPS)可以時(shí)海陸空進(jìn)行全方位的實(shí)時(shí)定位與導航，其應用日益廣泛，通過(guò)GPS定位系統及其信息接收裝置可以實(shí)現對當前所在位置的確定 系統使用天線(xiàn)接收GPS衛星信號，并在μC／OS操作系統下用NIOS處理器進(jìn)行分析處理，以保證其實(shí)時(shí)性，最終輸出位置、速度等信息進(jìn)行定位。本系統通過(guò)實(shí)驗測試驗證，定位具有較高的準確性和實(shí)時(shí)性。
關(guān)鍵詞：GPS；衛星定位；NIOS處理器；μC／OS操作系統

0 引言
GPS全球衛星定位系統在天空中是由24顆衛星組成的GPS星座構成，它們特定的排列方式可以使地球上任何地方任何時(shí)刻都可以觀(guān)測到四顆及以上衛星，定位精度高，是現有的衛星定位系統中最常用的技術(shù)比較成熟和穩定的定位系統，因此在當今社會(huì )GPS的應用十分廣泛，涵蓋陸地、海洋以及航空航天方面的應用，尤其是車(chē)輛導航、航程航線(xiàn)測定、船只實(shí)時(shí)調度與導航等都可以看成是一個(gè)個(gè)GPS顯示系統?？梢?jiàn)，GPS顯示系統能為人們的生活和工作帶來(lái)許多方便，所以GPS信息接收和顯示裝置的設計開(kāi)發(fā)具有廣闊的發(fā)展前景。
GPS信息的接收模塊技術(shù)如今比較成熟，主要可以分為軍事和民用的兩類(lèi)。民用的GPS芯片對于精度的要求并不是很高，但基本都能滿(mǎn)足人們的實(shí)用要求。由于GPS模塊接收到的數據無(wú)法直接讀取，因此需要設計一個(gè)合理的信息接收轉換及顯示系統，將GPS模塊接收的定位數據轉化為能夠直接讀取的格式并顯示出來(lái)。
本文設計的基于NIOS處理器的GPS定位信息顯示系統的主要目的是接收GPS定位衛星的定位信息并實(shí)現時(shí)間、經(jīng)度、緯度以及速度等信息的實(shí)時(shí)顯示，為人們的日常生活帶來(lái)便利。

1 系統的原理及整體設計
1．1 系統原理
GPS模塊接收GPS定位衛星發(fā)射的信號，并在其內部經(jīng)過(guò)一系列的信息處理解析出具有一定格式的、可讀性較強的導航電文，其中包含了經(jīng)緯度和速度等定位信息。系統設計的GPS信息接收系統，主要是基于FPGA完成的，通過(guò)Verilog硬件描述語(yǔ)言在FPGA上嵌入NIOSⅡ處理器，并引入μC／OS實(shí)時(shí)操作系統來(lái)優(yōu)化整個(gè)系統的工作，通過(guò)C語(yǔ)言編程從GPS模塊輸出的定位信息中提取經(jīng)緯度和速度等信息，并利用液晶顯示器顯示出來(lái)。
GPS的輸出數據遵循NMEA-0183協(xié)議標準，即美國海軍的電子設備標準。該協(xié)議定義了GPS接收模塊輸出的標準信息，最常用、兼容性最廣的語(yǔ)句格式包括：$GPRMC，$GPGGA，$GPGSV，$GPGSA，$GPGLL等。本設計選用$GPRMC，其數據格式為：
$GPRMC，1>，2>，3>，4>，5>，6>，7>，8>，9>，10>，11>，12>*hh
其中：1>為格林尼治時(shí)間；2>為定位狀態(tài)，A=有效定位；3>為緯度；4>為緯度半球；5>為經(jīng)度；6>為經(jīng)度半球；7>為地面速率；8>為地面航向；9>為格林尼治日期。
1．2 系統整體設計
系統總體分為五大部分：GPS接收模塊、FPGA及其內部NIOSⅡ處理器部分、擴展存儲部分、液晶顯示部分及下載線(xiàn)部分。其整體結構框圖如圖1所示。

(1)GPS接收模塊。能夠捕獲到按一定衛星高度截止角所選擇的待測衛星的信號，并跟蹤這些衛星的運行，對所接收到的GPS信號進(jìn)行變換、放大等處理，測出GPS信號從衛星到接收機天線(xiàn)的傳輸時(shí)間，從而解譯出GPS所發(fā)送的導航電文。此過(guò)程完全在現有的GPS模塊中完成，本設計只需要了解其輸出數據的格式并完成對它的解析即可。
(2)FPGA及其內部NIOSⅡ處理器部分。通過(guò)使用Verilog硬件描述語(yǔ)言在FPGA上搭建一個(gè)MOSⅡ處理器，并描述出FPGA內部邏輯電路的連接方式，然后在NIOSⅡ處理器中移植入一個(gè)μC／OS操作系統，采用C語(yǔ)言編程控制整個(gè)系統的工作，對GPS導航電文進(jìn)行解析并控制液晶顯示等。
(3)擴展存儲部分。片外的FLASH和SDRAM擴展了系統的容量，可以實(shí)現大規模的編程，完成復雜的任務(wù)，本設計由于需要操作系統的植入，需要更大的存儲空間，因此在FPGA的外圍設置了FLASH和SDRAM。
(4)液晶顯示部分。FPGA將從GPS模塊解析出來(lái)的位置、速度等信息送給液晶，由液晶顯示器顯示出來(lái)，并且要保證其能夠實(shí)時(shí)更新。
(5)下載線(xiàn)部分。通過(guò)Altera USB Blaster把電腦里編譯好的程序下載到FPGA中的NIOSⅡ處理器上，并進(jìn)行在線(xiàn)調試。

2 系統硬件設計
系統硬件設計根據各部分的功能需求主要包括2個(gè)部分：FPGA及其外圍電路、GPS模塊及液晶顯示電路。GPS模塊負責接收衛星的定位信息并輸出導航電文，FPGA及其嵌入的NIOS處理器是分析和處理導航電文的核心，液晶顯示屏則顯示可直接讀取的定位信息。
2．1 FPCA及其外圍電路
FPGA芯片選用Altera公司的CyeloneⅢ系列芯片，該芯片有相應的完善的設計開(kāi)發(fā)平臺，方便系統的設計與調試。
FPGA配置采用AS+JTAG方式，這樣在調試階段可以使用JTAG方式，最后當程序調試無(wú)誤后在使用AS模式把程序燒到配置芯片里去。這樣做的一個(gè)明顯的優(yōu)點(diǎn)是：在A(yíng)S模式不能下載的時(shí)候，可以利用Quartus自帶的工具將配置程序生成．jic文件，用JTAG模式來(lái)驗證配置芯片是否損壞。通過(guò)JTAG將FPGA的配置程序寫(xiě)入到片外配置芯片中，掉電不丟失，每次上電時(shí)再將其中的程序讀入到FPGA中。另外在FPGA的I／O引腳接入一些LED燈，方便觀(guān)察測試結果，也可用來(lái)檢驗設計的正確與否。
2．2 GPS接收模塊及液晶顯示電路
GPS接收模塊采用Ublox NEO-6M模塊，它是一個(gè)現有的GPS接收模塊，輸出的導航電文格式清晰，便于處理。它將接收到的衛星定位信息在其內部經(jīng)過(guò)簡(jiǎn)單的處理輸出給FPGA的I／O端口，在FPGA內部解析之后又通過(guò)另外的I／O端口發(fā)送給液晶顯示器。液晶顯示選用12864液晶顯示器，并采用串行數據輸入方式，將接收到的數據顯示出來(lái)。
2．3 供電部分
因FPGA各管腳所需輸入電壓包括3．3 V，2．5 V和1．2 V，12864液晶需要5 V，GPS模塊所需電壓為3．3 V，因此整個(gè)電路板需要多種供電電壓，供電電路的設計思想是輸入5 V電壓，再通過(guò)電平轉換電路轉換出其他所需要的電平。

系統供電模塊如圖2所示。其中電源與地之間的電容主要作用是去除電源中耦合的其他信號，以減小甚至是消除這些信號對電源的影響。