一種電子系統認證芯片的電源規劃

摘要：為了對所開(kāi)發(fā)的電子產(chǎn)品進(jìn)行保護，采用ASIC的方法設計基于硬加密技術(shù)的電子系統認證芯片。在后端物理設計中，為了使最終的芯片實(shí)現面積優(yōu)化且滿(mǎn)足功耗、時(shí)序等要求，采用預設計的方法對芯片進(jìn)行功耗預估與布線(xiàn)擁塞分析。根據分析結果提高了芯片利用率，并針對預設計中存在的電壓降(IR Drop)違規進(jìn)行了詳細的電源規劃，包括全局電源網(wǎng)絡(luò )的連接、電源環(huán)和電源條的設計，最終滿(mǎn)足了功耗要求，實(shí)現了時(shí)序收斂以及面積優(yōu)化。
關(guān)鍵詞：系統認證；電源規劃；功耗分析；電壓降

0 引言
為了防止所研發(fā)的電子產(chǎn)品被非法克隆，一種有效的方法是采用硬加密技術(shù)對電子產(chǎn)品進(jìn)行保護。硬加密技術(shù)是指依賴(lài)特定的硬件實(shí)現系統保護，主機需要訪(fǎng)問(wèn)相應的硬件進(jìn)行認證后才能正常工作，具有抗解密強度高，穩定性和兼容性好等優(yōu)點(diǎn)。
本文所研究的電子系統認證芯片是基于硬加密技術(shù)采用專(zhuān)用集成電路(ASIC)設計的方法來(lái)實(shí)現的。由于A(yíng)SIC上有特殊算法，PCB和一些硬件可能被復制，但是無(wú)法復制ASIC的加密數據，保密性更強。該芯片采用RSA加密算法，它是非對稱(chēng)密鑰密碼體制的代表，其安全性在于找到兩個(gè)大素數p和q比較容易；但目前沒(méi)有有效的方法從p和q的乘積N中分解出p和q。有專(zhuān)家建議，普通公司使用1 024位的密鑰就可以保證資料的安全性，因此該系統認證芯片采用密鑰為1 024位的RSA加密算法。
該電子系統認證芯片采用SMIC 0．18μm 6層金屬工藝，在SoC Eneounter平臺上進(jìn)行物理設計。為了了解整個(gè)芯片的布線(xiàn)擁塞程度和功耗的大概情況，進(jìn)行正式設計之前，對該芯片進(jìn)行預設計；通過(guò)預設計的結果分析芯片的布線(xiàn)擁塞情況，并對布局布線(xiàn)后的功耗進(jìn)行預估。在分析預設計的基礎上，針對預設計中存在的問(wèn)題對芯片進(jìn)行詳細的電源規劃，為整個(gè)芯片設計出一個(gè)合理的供電網(wǎng)絡(luò )，使最終的設計實(shí)現面積優(yōu)化，并且滿(mǎn)足功耗、時(shí)序等要求。

1 功耗預估
預設計采用75％的利用率，對該電子系統認證芯片進(jìn)行了粗略的布圖規劃，僅設計了寬度為10 μm的電源環(huán)。為了使芯片功耗的分析結果更接近實(shí)際，對該芯片進(jìn)行了布局、時(shí)鐘樹(shù)綜合和詳細布線(xiàn)等步驟。在時(shí)序收斂的前提下，進(jìn)行功耗分析，工作電壓VDD為1．8 V，得到芯片的總功耗為115．41 mW，包括開(kāi)關(guān)功耗(Switehing Power)、內部功耗(Internal Power)和泄露功耗(Leakage Power)。但是芯片中存在IRDrop違規(即芯片中的電壓降超過(guò)了5％VDD)，如圖1所示，左上角的對話(huà)框中列出了存在IR Drop違規的地方，具體位置在版圖中的深色區域。一般情況下，5％的電壓降會(huì )增大10％～15％的線(xiàn)延遲，會(huì )產(chǎn)生時(shí)序違規，使芯片處于不正常的工作狀態(tài)，因此，需要在后續設計中進(jìn)行詳細的電源規劃。

采用75％的利用率進(jìn)行詳細布線(xiàn)后發(fā)現，版圖中的布線(xiàn)擁塞情況并不嚴重，Meta15和Meta16的布線(xiàn)資源均比較寬裕。一些研究表明，芯片成本與芯片面積的4次方成正比。為了降低成本，應盡可能減小芯片面積。經(jīng)過(guò)反復嘗試之后，確定芯片的利用率為80％，芯片內核(Core)面積約為2．474 mm2，總面積約為3．5 mm2，比預設計時(shí)減小了約0．12 mm2。

2 電源規劃
在該電子系統認證芯片的預設計階段，存在IRDrop的違規，因此必須通過(guò)電源規劃來(lái)設計芯片的供電網(wǎng)絡(luò )，以消除IR Drop違規。電源規劃的總體步驟包括全局電源網(wǎng)絡(luò )的連接、電源／地Pad規劃、電源環(huán)的設計和電源條的設計。