嵌入式系統設計即將進(jìn)入軟核時(shí)代

嵌入式系統(Embedded Systems)是以應用為中心,以計算機技術(shù)為基礎,軟件硬件可剪裁(可編程，可重構)的專(zhuān)用計算機系統。它是一個(gè)技術(shù)密集、資金密集、高度分散、不斷創(chuàng )新的知識集成系統。嵌入式系統自其誕生以來(lái)已經(jīng)經(jīng)歷了幾十年的風(fēng)風(fēng)雨雨。在展望未來(lái)之前，我們先來(lái)大致回顧一下嵌入式系統的歷史。1987年到1997年的十年是ASIC風(fēng)行的十年，而后的十年，也就是1997年到2007年是現場(chǎng)可編程器件的大好時(shí)光，制造標準化但應用定制化是這個(gè)階段的明顯特征，而2007年后，用戶(hù)可重構和可自動(dòng)配置的SoC和SIP將成為下一個(gè)嵌入式系統核心技術(shù)發(fā)展階段的主流。 



上圖通過(guò)我國科學(xué)家許居衍院士發(fā)表的“許氏循環(huán)”以及日本科學(xué)家牧本次夫的“牧本浪潮”(Makimoto's Wave)總結和預測了嵌入式系統核心技術(shù)的發(fā)展規律。通過(guò)這張圖我們不難看出應用微電子技術(shù)成果之上的嵌入式系統的演進(jìn)過(guò)程。歷史上的嵌入式系統硬件規模龐大，特別是多CPU 容錯系統的硬件設計和軟件調試都是很復雜的技術(shù)工作，隨著(zhù)無(wú)止境的應用需求的發(fā)展，嵌入式系統的小型化，對功能、可靠性、成本以及功耗的更嚴格要求以及對嵌入式系統智能化趨勢的追求，“現場(chǎng)”可編程與可重構性變得非常重要。1977到1987年的十年是嵌入式系統微處理器時(shí)代，嵌入式系統通過(guò)對微處理器和微控制器軟件編程來(lái)實(shí)現板極的功能，隨著(zhù)時(shí)代的發(fā)展與科學(xué)的進(jìn)步，軟編程已經(jīng)漸漸不能適應嵌入式系統對于板極功能實(shí)現的要求，于是，就出現了硬編程這一概念。所謂硬編程就是指將事先描述好的HDL語(yǔ)言程序寫(xiě)入到芯片內部，實(shí)現板極的功能，也就是我們通常所說(shuō)的可編程邏輯器件FPGA。通過(guò)“許氏循環(huán)”，我們不難發(fā)現一個(gè)時(shí)間規律，那就是每隔10年
就會(huì )有一種新的嵌入式工程技術(shù)得到快速發(fā)展和普及應用(一種半導體技術(shù)的發(fā)明與普及應用有約10年的滯后)。2003年以前，業(yè)界更多強調的是在嵌入式系統中基于FPGA的硬可編程性，2004年，在嵌入式系統原有硬件的基礎上，在FPGA中加入了軟核處理器，使得FPGA具有軟可編程性。當今，嵌入式系統對軟硬雙可編程提出了需求，軟核進(jìn)入FPGA成為了時(shí)代的需要，因此嵌入式系統技術(shù)也隨之進(jìn)入了軟核（Soft Core）時(shí)代。就目前而言，FPGA的利用率已經(jīng)超過(guò)了90％，應用FPGA的產(chǎn)品也廣泛出現在我們的日常生活之中，如PDP/LCD電視，投影儀，DVD等等。此外，手持設備、工業(yè)和醫療設備以及汽車(chē)電子領(lǐng)域也都是FPGA可以大展拳腳的應用領(lǐng)域。而如何實(shí)現FPGA的高利用率也就成為了目前嵌入式系統的一個(gè)焦點(diǎn)問(wèn)題。就目前而言，可以從三個(gè)方面實(shí)現FPGA的高利用率。(1)工藝上的創(chuàng )新，通過(guò)采用7到10層的金屬層大大提高了FPGA的利用率和布線(xiàn)成功率。(2)結構的創(chuàng )新，通過(guò)靈活的內部可配置功能模塊和在FPGA中不斷完善I/O、DSP和存儲器等功能提高性能。(3)EDA設計平臺的創(chuàng )新，使得FPGA設計學(xué)習的門(mén)檻大為降低，更具有可用性。 

我們究竟需要一種什么樣的FPGA支持工具才能適應當前嵌入式系統設計的需要呢？
(1)快速的FPGA片上系統開(kāi)發(fā)(2)集成的軟/硬件開(kāi)發(fā)(3)獨立各FPGA廠(chǎng)商并且支持多種體系結構(4)融合了元件級和系統級設計(5)易學(xué)且低價(jià)，功能齊全，元件庫完備的設計系統，包括了IP內核和CPU仿真測試和debug開(kāi)發(fā)平臺。而這也正是我們所謂的基于FPGA的嵌入式系統EDA平臺?；谶@種需求，Altium公司(投資上億美元歷時(shí)三年時(shí)間并為此收購了業(yè)界著(zhù)名的嵌入式軟件公司TASKING)于2004年開(kāi)發(fā)并推出了稱(chēng)之為Nexar 2004的EDA平臺。該軟件包含多種設計導入方式，集成了VHDL仿真和合成，包含了各種處理器內核的大型免使用費IP庫，集成了嵌入式軟件設計工具。該軟件的推出對IC設計普遍化有著(zhù)特別的意義。它提供了軟硬件協(xié)同設計的EDA平臺，集設計，驗證，測試綜合于一體，支持雙屏CRT，是基于PCB/FPGA/SoC的EDA工作站，為嵌入式系統多CPU核設計提供了實(shí)現手段，消除了PCB設計中信號完整性、EMC、來(lái)自不同廠(chǎng)商的SMD器件的封裝、測試、訂貨、缺貨等困擾，提升了效率，此外,它基于FPGA實(shí)現用戶(hù)可重構的SoC(上市速度快，生命周期長(cháng))。因此，Nexar 2004的推出很好的解決了目前我們對于FPGA支持工具的需求。它在很大程度上推動(dòng)了FPGA乃至整個(gè)嵌入式系統設計技術(shù)的發(fā)展。在FPGA中嵌入式系統設計工程師可以方便地使用基于SoC設計中IP重用的思想和方法，進(jìn)行產(chǎn)品設計。通過(guò)使用高水平的嵌入式系統EDA平臺，原來(lái)很多基于PCB設計的硬件工程師告訴我，從某種意義上來(lái)講，FPGA就像PCB一樣，可自由布線(xiàn)并實(shí)現一個(gè)嵌入式系統，過(guò)去常用的單片機和標準數字邏輯電路（ASSP）可用存儲在PC硬盤(pán)中的IP庫來(lái)替代（節省了SMD封裝的物理芯片），顯然，沒(méi)有EDA工具很難實(shí)現這樣的嵌入式系統。 

因此我們可以預見(jiàn)：傳統的MCU和ASSP供應商市場(chǎng)份額將會(huì )下降，FPGA會(huì )更大規模的應用，數字處理方法將占據嵌入式系統的主導地位。而不斷改進(jìn)的FPGA支持工具，使FPGA開(kāi)發(fā)速度得到了提升，特別是出現了基于FPGA的嵌入式系統EDA平臺，從普及意義上來(lái)講，它的出現使基于FPGA設計嵌入式系統成為可能。就目前的趨勢而言，嵌入式系統EDA平臺非常重要(如Nexar)，目前的設計要求各種獨立的軟件工具可以在一個(gè)無(wú)縫隙的平臺上協(xié)同工作。而由于目前嵌入式系統軟件的開(kāi)發(fā)速度跟不上硬件設計的速度（公司硬軟件人員比為1：7），硬件電路設計跟不上半導體工藝的發(fā)展速度，因此可以這樣說(shuō)，半導體工業(yè)通過(guò)提供優(yōu)質(zhì)的FPGA把更多的應用設計空間和系統開(kāi)發(fā)時(shí)間留給了我們嵌入式系統設計者。嵌入式系統EDA平臺將變的必不可少！由此也可以看出，我們即將面臨的是一個(gè)嵌入式系統設計軟核時(shí)代。

展望未來(lái)，SoC已經(jīng)成為嵌入式設計者的理想，而可自動(dòng)配置的SoC/SIP(SIP：Silicon In Package)也將成為下一個(gè)10年（2007年到2017年）嵌入式系統的主流。軟硬雙編程將逐步取代不能適應技術(shù)發(fā)展的硬編程，成為嵌入式系統設計的主要方式。而SoC時(shí)代的到來(lái)也就意味著(zhù)成千上萬(wàn)的嵌入式系統工程師可以實(shí)現他們夢(mèng)想，將自己設計的板子變成芯片。而這也正是SoC的含義：System on Chip?？梢哉f(shuō)，未來(lái)5年內大量產(chǎn)生的經(jīng)過(guò)實(shí)際驗證的IP是為嵌入式系統進(jìn)入軟硬雙編程的SoC時(shí)代打下堅實(shí)的基礎的必由之路。

SoC設計技術(shù)始于20世紀90年代中期，隨著(zhù)半導體工藝技術(shù)的發(fā)展，IC設計者能夠將愈來(lái)愈復雜的功能集成到單硅片上，SoC正是在集成電路（IC）向集成系統（IS）轉變的大方向下產(chǎn)生的。SoC的定義多種多樣，由于其內涵豐富、應用范圍廣，很難給出準確定義。從狹義角度講，它是信息系統核心的芯片集成，是將系統關(guān)鍵部件集成在一塊芯片上；從廣義角度講，SoC是一個(gè)微小型系統，如果說(shuō)中央處理器（CPU）是大腦，那么SoC就是包括大腦、心臟、眼睛和手的系統。國內外學(xué)術(shù)界一般傾向將SoC定義為將微處理器、模擬IP核、數字IP核和存儲器（或片外存儲控制接口）集成在單一芯片上。它擁有獨立的處理器以及固定基礎的軟件，通常是客戶(hù)定制的，或是面向特定用途的標準產(chǎn)品。SoC技術(shù)的一大發(fā)展趨勢是基于平臺的開(kāi)發(fā)，分享IP核開(kāi)發(fā)與系統集成成果，不斷重整價(jià)值鏈,在關(guān)注面積、延遲、功耗的基礎上，向成品率、可靠性、EMI噪聲、成本、易用性等轉移，使系統級集成能力快速發(fā)展。SoC設計準入的最大門(mén)檻是專(zhuān)門(mén)技術(shù)、IP庫、SoC總線(xiàn)架構和嵌入式軟件（包括BIOS、OS）支持，需要廣泛的多功能IP核和將客戶(hù)邏輯與之集成在一起的設計藝術(shù)，以滿(mǎn)足客戶(hù)產(chǎn)品開(kāi)發(fā)的需求。同時(shí)許多第三方IP核供應商由此可以得到快速發(fā)展，它們的成功要么是具有獨一無(wú)二的且極具價(jià)值的IP核，要么是具有良好聲譽(yù)的IP庫。SoC設計者通過(guò)重用經(jīng)過(guò)證明了的IP，不僅利用了最新工藝技術(shù)優(yōu)勢，而且減少了開(kāi)發(fā)周期和風(fēng)險。SoC技術(shù)將引領(lǐng)新一代嵌入式處理器的技術(shù)發(fā)展，以嵌入式系統應用為核心，集軟、硬件于一體，并在系統集成中追求產(chǎn)品系統最大包容性，能成功實(shí)現多學(xué)科的協(xié)作與融合。SoC設計技術(shù)為計算機專(zhuān)業(yè)人才介入IC設計領(lǐng)域提供了一個(gè)機會(huì )。不僅在SoC芯片設計上需要較強的計算機體系結構背景知識，而且SoC突出了軟件開(kāi)發(fā)的比重，需要計算機專(zhuān)業(yè)人士的介入，需要提供良好的開(kāi)發(fā)平臺和嵌入式操作系統。由此可見(jiàn)，無(wú)論是現在的FPGA還是未來(lái)的客戶(hù)訂制型SoC， IP庫都對嵌入式設計有著(zhù)極其重要的作用。 在90年代，SoC基本上由1個(gè)片上CPU＋邏輯＋I/O端口組成，而進(jìn)入2000年后的第二代SoC的重要特征則是包含了多個(gè)可配置處理器的I/O端口。下一代SoC就是一個(gè)處理器數量可縮放的集合體，這種趨勢主要體現在兩個(gè)方面：一個(gè)是每片芯片的處理器數量會(huì )以每年30％的速度遞增，在下一個(gè)十年內，每片芯片的處理器數量會(huì )超過(guò)1000個(gè)，而在另一方面，芯片每面的可編程運算能力也會(huì )以每年65％的速度遞增。利用嵌入式系統EDA平臺在FPGA上學(xué)習和實(shí)踐多CPU核設計技術(shù)和積累經(jīng)驗對培訓千萬(wàn)名未來(lái)的ES工程師是一種很現實(shí)的選擇。

有材料表明：世界芯片復雜度的年增長(cháng)58%，而IC設計能力的年增長(cháng)僅為20%，由此看出，世界集成電路設計能力的增長(cháng)遠遠跟不上芯片復雜度增長(cháng)的速度，這為集成電路設計產(chǎn)業(yè)提供了難得的發(fā)展機會(huì )。面對集成電路向SoC的轉型，我國實(shí)現集成電路設計業(yè)跨越的一個(gè)歷史機遇正在來(lái)臨。因此許多專(zhuān)家建議，我國應優(yōu)先發(fā)展芯片設計業(yè)，特別重視SoC提供的發(fā)展機會(huì )。

嵌入式系統自其問(wèn)世以來(lái)就一直受到廣泛的關(guān)注，嵌入式系統的水平也在很大程度上決定著(zhù)全社會(huì )的科技水平。從過(guò)去一路走來(lái)，嵌入式系統經(jīng)歷了由模擬向數字的演進(jìn)過(guò)程，在未來(lái)的20年內可能又將逐步演進(jìn)為數模并存的情形。由最初軟件編程主宰的MPU（嵌入式微處理器、DSP、單片機）到以往的硬編程主宰的ASIC時(shí)代直到今天的FPGA時(shí)代，可以說(shuō)嵌入式系統設計在走過(guò)了一段相當長(cháng)歲月的同時(shí)，其核心技術(shù)沿著(zhù)“許氏循環(huán)“的浪潮不斷前行，設計平臺也通過(guò)科技的進(jìn)步不斷完善自身。隨著(zhù)即將到來(lái)的客戶(hù)訂制型SoC/SIP以及U－SoC，我們即將進(jìn)入的是一個(gè)軟硬雙可編程的嵌入式系統時(shí)代。就目前而言，我們正處于一個(gè)硬編程向軟硬雙可編程嵌入式系統設計的過(guò)渡時(shí)期，因此可以這么說(shuō)，我們現在即將進(jìn)入的是一個(gè)嵌入式系統設計的軟核時(shí)代。

總結
輕、薄、短、小、低功耗、高可靠性是嵌入式系統永遠追求的方向，顯然用半導體工程技術(shù)和EDA 平臺在一個(gè)芯片上實(shí)現一個(gè)嵌入式系統是千萬(wàn)人為之努力的目標。SoC是基于IP重用和軟硬件協(xié)同設計的產(chǎn)物。對于今天的ES（Embedded System）工程師來(lái)說(shuō)在嵌入式系統EDA平臺上基于FPGA設計SoC可能是必然的選擇。