多芯片封裝：高堆層，矮外形

     SoC 還是 SiP？隨著(zhù)復雜系統級芯片設計成本的逐步上升，系統級封裝方案變得越來(lái)越有吸引力。同時(shí)，將更多芯片組合到常規外形的單個(gè)封裝中的新方法也正在成為一種趨勢?！?/P>

　
  要 點(diǎn)　　

    多裸片封裝是建立在長(cháng)久以來(lái)確立的提高電路密度的原則基礎上的。用90nm工藝開(kāi)發(fā)單片系統ASIC 的高成本促使人們研究多芯片的替代方案。很多雄心勃勃3D芯片封裝的前兆是用于手機存儲器中相對簡(jiǎn)單的疊式裸芯片結構。經(jīng)過(guò)多年的單純概念性研究以后，完全3D化芯片至芯片連接成為現實(shí)可行的技術(shù)。 

　　現在我們有了系統級封裝（SiP），或多芯片封裝。以前它們叫做多芯片模塊，更早時(shí)叫混合電路。本質(zhì)上來(lái)說(shuō)，這些都不是什么新鮮東西，無(wú)非是將多個(gè)有源元器件裝入一個(gè)認為是 IC 的封裝里。事實(shí)上，它就是集成電路的早期實(shí)現方法。在遙遠的過(guò)去，常見(jiàn)的方法是用“單片 IC”表示廠(chǎng)商將所有功能集成到一個(gè)硅片上。而建立這種組合的基本動(dòng)機至今沒(méi)有變化。我們采取這種途徑，是因為無(wú)法從技術(shù)上或經(jīng)濟上在單個(gè)芯片中實(shí)現某些功能的組合。隨著(zhù)時(shí)間的流逝，這些因素之間平衡的變化可能改變對多芯片解決方案的決策。 
　　
  很快有了更大內存　　

  決策過(guò)程的一個(gè)方面是依據工藝技術(shù)的極限。例如，對于內存，長(cháng)期以來(lái)確立了一條通過(guò)創(chuàng )新封裝提高器件密度的路徑。當內存沿著(zhù)摩爾定律發(fā)展時(shí)，在任何時(shí)點(diǎn)上 DRAM 芯片都有一個(gè)相應的最大可行尺寸。并且在那相同時(shí)刻，總會(huì )出現這個(gè)尺寸不夠用的一些項目。一些專(zhuān)業(yè)供應商會(huì )將多個(gè)裸芯片裝入標準單芯片外形尺寸的封裝內，從而制造出滿(mǎn)足要求的部件。通過(guò)預測封裝印腳的未來(lái)發(fā)展，這些供應商已經(jīng)能在產(chǎn)品上市之前幾個(gè)月就可以估計并模仿出下一代單芯片部件的器件。由于 SRAM 內存單元的尺寸較大，它的密度總是比 DRAM 要落后一至兩代，而將多個(gè) SRAM 芯片封裝為一個(gè)部件，就可以用類(lèi)似的尺寸提供相等的密度。今天，這個(gè)辦法同樣已用在閃存上。像White Electronic Designs公司這樣的供應商不斷將多個(gè)芯片封裝為一體，而且White Electronic Designs公司最近還宣布推出了一種 64 MB 的 Flash MCP（多芯片封裝），設計用于嵌入式應用和高可靠性應用，提供商用、工業(yè)和軍用溫度范圍。該器件為13mm