視頻監控系統中多畫(huà)面處理器的設計

2 各部分電路的結構及工作原理

2.1 輸入緩沖及A/D轉換

該部分電路的主要功能是將輸入的模擬視頻信號轉換成數字視頻信號供FPGA器件處理，其方框圖如圖2所示。4路視頻信號經(jīng)過(guò)受FPGA控制的模擬多路選擇器后，輸出2路視頻信號，經(jīng)過(guò)緩沖放大后送到受FPGA控制的模擬開(kāi)關(guān)；然后再輸出給A/D，2路視頻信號需要2片A/D芯片。A/D芯片選TLC5510，該芯片是一種分辨率為8位、20MSPS（20兆采樣點(diǎn)/秒）的CMOS模/數轉換器。在FPGA的控制下，TLC5510將輸入的模擬視頻信號轉換成數字視頻誤，然后送往幀存儲器。

2.2 幀存儲器

幀存儲器選AVERLOGIC公司的AL422，共需要2片。AL422是存儲量為384KB×8Bits的FIFO（First In First Out）DRAM，它支持VGA、CCIR、NTSC、PAL和HDTV分辨率，具有獨立的讀/寫(xiě)操作及輸出使能控制；存儲時(shí)間為15ns的高速異步串行存取，可在5V或3.3V電源電壓下工作，標準的28腳SOP封裝。

2.3 FPGA器件

FPGA是本設計的核心，與傳統邏輯電路和門(mén)陣列相比具有不同的結構。FPGA利用小型查找表（16×1RAM）來(lái)實(shí)現組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，D觸發(fā)器再來(lái)驅動(dòng)其它邏輯或驅I/O。這些模塊利用金屬連線(xiàn)互相連接或連接到I/O模塊。FPGA通過(guò)向內部靜態(tài)存儲單元加載編程數據來(lái)實(shí)現其FPGA通過(guò)向內部靜態(tài)存儲單元加載編程數據來(lái)實(shí)現其邏輯，存儲在存儲單元中值決定了FPGA實(shí)現的功能；FPGA的這種結構允許無(wú)限次的重新編程。由此可見(jiàn)，用FPGA設計的產(chǎn)品調試修改及升級均很容易，且具有很大的靈活性。目前FPGA的種類(lèi)很多，在本設計中選用Spartan系列的XCS05XL。該芯片是Xilinx公司推出的低價(jià)格、高性能的FPGA，其主要特點(diǎn)如下：

?系統門(mén)的數目達到了5000，Logic cell數目達到了238，系統資源豐富；

?具備片上可編程分布式RAM，最多可編程的RAM達3200bit；

?分布式算術(shù)邏輯單元，支持分布式DSP運算；

?靈活的高速時(shí)鐘網(wǎng)絡(luò )，內部三態(tài)總線(xiàn)；工作電壓為3.3V。

有關(guān)XCS05XL的詳細資料請參閱參考文獻[1]。

FPGA的編程數據存儲在單片機的FLASH ROM里。每次上電后單片機將編程數據裝入XCS05XL，編程模式選從串模式，因而其22腳（M1）和24腳（M0）懸空。編程數據裝入后，XCS05XL的邏輯功能就確定了；XCS05XL控制視頻信號的輸入及A/D轉換，在其內部將每路視頻信號壓縮為原來(lái)的1/2，同時(shí)在單片機的控制下給每路疊加時(shí)間、日期、通道數字字符信息，然后將壓縮的四路視頻信號合成為一路完整的數字視頻信號，并輸出給D/A，形成四分割輸出。

2.4 D/A轉換及輸出緩沖放大

D/A轉換電路將FPGA輸出的數字視頻信號轉移成模擬視頻信號，然后經(jīng)過(guò)緩沖放大輸出給監視器，D/A芯片選HI1171。該芯片是一種分辨率為8位，頻率為40MHz的高速D/A轉換器，其最大積分和微分線(xiàn)性誤差分別為1.3LSB和0.25LSB；最小建立時(shí)間僅為5ns，在單5V下工作，功耗只有80mW。輸出緩沖放大由分立元件組成。