基于FPGA+DSP的高速中頻采樣信號處理平臺的實(shí)現
加入技術(shù)交流群
2．1 A／D采樣的有效位數
有效位數是用來(lái)表述A／D器件的一項總體指標，對精確評價(jià)系統性能非常重要。對于A(yíng)／D采樣有效位的測試，采用A／D器件的最大量程輸入，在FPGA中取得數據，用Matlab來(lái)對數據處理進(jìn)行計算得到的。四路A／D采樣通道有效位的測試數據如表1所示。本文引用地址：http://dyxdggzs.com/article/150836.htm
2．2 A／D通道間相位恒定
A／D通道間的相位恒定指標直接測試比較困難，在平臺設計中已經(jīng)保證了同一芯片兩路A／D通道間的相位差是恒定的，只要測試兩片A ／D芯片輸出時(shí)鐘相位差是否恒定即可判定。表1中也顯示了兩片A／D器件輸出時(shí)鐘的相位差測試結果。
2．3 DSP運算速度
DSP的運算速度和精度決定著(zhù)系統的數據處理能力，同時(shí)也會(huì )對整個(gè)系統的性能和結構產(chǎn)生重要的影響。DSP的處理能力可以用1 024點(diǎn)的復數FFT計算時(shí)間進(jìn)行比較。Link口傳遞速度的測試，可以將Link口的工作時(shí)鐘設定在600 MHz，按4 b進(jìn)行數據傳遞，如果接收到數據沒(méi)有錯誤，即可認定Link口的工作速率可以達到600 MB／s。經(jīng)過(guò)測試，在工作頻率為600 MHz，按4 b進(jìn)行數據傳遞的情況下，各個(gè)Link均通過(guò)測試，也就是說(shuō)每個(gè)Link口工作速率都可以達到600 MB／s。經(jīng)過(guò)測試，平臺上兩個(gè)光口的傳輸速度均達到了2．5 Gb／s。DSP運算速度測試結果見(jiàn)表2。
3 結語(yǔ)
通過(guò)上述測試結果可以看出，本平臺設計合理，FPGA與DSP的結合使用，能充分發(fā)揮各自的優(yōu)勢，實(shí)現對高速、多路、海量信號的實(shí)時(shí)處理。另外，高度集成化設計，大大減少了平臺所占用的空間體積，也使功耗大大減小。平臺在兵器某所項目驗證中，接入實(shí)際雷達信號進(jìn)行測試，各項指標均達到了設計要求。
評論