<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
基于FPGA+DSP的高速中頻采樣信號處理平臺的實(shí)現
作者：
時(shí)間：2011-04-22
來(lái)源：網(wǎng)絡(luò )
收藏
1．1 高速A／D與D／A設計
四路高速A／D采樣通道采用兩片NS公司的ADC081000實(shí)現，每片有兩個(gè)A／D通道，相比多片A／D器件的通道間相位恒定設計是一個(gè)難點(diǎn)而言，單片A／D器件可以更容易實(shí)現兩路通道間的相位恒定。ADC081000是一款高性能的A／D采集芯片，單通道8 b采樣頻率為1 GHz。本平臺中A／D通道間采樣數據的相位恒定是利用采樣時(shí)鐘相位間的恒定來(lái)實(shí)現的。在設計時(shí)，使時(shí)鐘芯片到兩片A／D器件間的時(shí)鐘線(xiàn)等長(cháng)，兩片A ／D器件到FPGA間的時(shí)鐘線(xiàn)與數據線(xiàn)也分別等長(cháng)，并且還利用一片FPGA設計了對兩片A／D器件的軟啟動(dòng)控制，這就更保證了四路通道間采樣時(shí)鐘的相位恒定。
兩路高速D／A通道采用兩片AD公司的AD9736實(shí)現，AD9736單通道14 b，采樣頻率可達1 200 MSPS。兩路高速D／A通路也利用一片FPGA作控制，實(shí)現通道間相位差的恒定。
1．2 信號處理單元設計
信號處理單元包括FPGA和DSP兩大部分。
FPGA部分主要由四片Virtex-4 SX55組成，四片FPGA間實(shí)現有串行連接和相隔間的連接。FPGA電路主要是實(shí)現對高速A／D采集數據的預處理和高速D／A回放數據處理，并且控制高速A／D電路采樣時(shí)鐘的相位恒定與高速D／A電路采樣時(shí)鐘的相位恒定，同時(shí)也根據需要與相應的DSP進(jìn)行數據交換或傳遞。FPGA電路上連接的光接口電路也可以實(shí)現與其他系統進(jìn)行高速、實(shí)時(shí)的數據交換。
A／D采樣之后的數字信號速率非常高，要從這些高速信號中得到有用的基帶信號，需要有效地對其進(jìn)行數字下變頻、抽取、濾波等處理，這些功能都可以通過(guò)FPGA來(lái)實(shí)現。FPGA具有較高的處理速度和較高的穩定性，同時(shí)又具有設計靈活、易于修改和維護的優(yōu)點(diǎn)，可以適應不同系統的要求，提高了系統的適用性及可擴展性。
DSP電路是本平臺信號處理的核心，完成大部分的數據處理工作，由四片ADSP TS201組成，四片DSP間實(shí)現了兩兩間的Link口互連，構成了分布式并行系統，可以把復雜的算法分割成小的任務(wù)給各處理器完成，從而減少任務(wù)的執行時(shí)間。
根據設計需要，平臺數據的傳輸量很大，多DSP之間的數據傳輸速度尤為重要，采用Link口來(lái)傳輸數據，可以在不增加輔助電路的前提下，DSP間的直接互聯(lián)。而且，基于Link口的數據傳輸采用專(zhuān)門(mén)的數據通道，不占有系統總線(xiàn)資源，消除了傳輸過(guò)程中的總線(xiàn)仲裁，減少了網(wǎng)絡(luò )延遲帶來(lái)的不確定因素。四片DSP間Link口的傳遞數據能力高達600 MB／s。
DSP主要是通過(guò)軟件設計來(lái)實(shí)現數字基帶信號處理以及比特流控制、編碼解碼等高速的數據交換和處理功能。對DSP開(kāi)發(fā)的軟件工具是ADI公司的VisualDSF++4．0，它是TigerSHARC系列DSP的集成開(kāi)發(fā)環(huán)境，支持匯編語(yǔ)言、C語(yǔ)言、C++等開(kāi)發(fā)語(yǔ)言，能讓程序員使用這些工具編寫(xiě)出相對于特定DSP的高性能應用程序，發(fā)揮強大的處理能力。在本平臺中，每片DSP的地位都是對等的，能夠根據不同的要求，硬件結構不用改變，只須在DSP的軟件算法中稍加改動(dòng)，系統就能實(shí)現新的功能。
1．3 主控制電路設計
主控制電路與信號處理單元電路和外部接口電路相連，其核心是一片規模較小的FPGA。它主要是控制信號處理單元的同步復位及工作控制，可以將從外部主機接收到信號傳遞給信號處理單元，也可將信號處理單元的有關(guān)信息傳遞到外部主機中。
1．4 其他主要電路設計
時(shí)鐘管理電路主要是負責板上FPGA、DSP、光口、高速A／D與D／A等正常工作所需要時(shí)鐘生成與配置。外部存儲電路是FPGA與DSP正常工作時(shí)所需要的外部RAM空間大小的設計。外部接口電路是本平臺與其他設備進(jìn)行連接的控制接口。光纖通道電路由兩路光纖通道組成，每路可以工作在2．5 Gb／s，可以與其他系統進(jìn)行數據交換。
2 性能測試
決定平臺性能的指標有多個(gè)，選取最主要的三個(gè)進(jìn)行測試，結果如下。
合成孔徑雷達相關(guān)文章:合成孔徑雷達原理
技術(shù)專(zhuān)區
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
加入技術(shù)交流群
評論