半導體商導入意愿濃厚　TSV應用加溫

　　TSV技術(shù)應用即將遍地開(kāi)花。隨著(zhù)各大半導體廠(chǎng)商陸續將TSV立體堆疊納入技術(shù)藍圖，TSV應用市場(chǎng)正加速起飛，包括影像感應器、功率放大器和處理器等元件，皆已開(kāi)始采用;2013年以后，3D TSV技術(shù)更將由8寸晶圓逐漸邁向12寸晶圓應用。

　　三維(3D)矽穿孔(Through Silicon Via, TSV)的應用已相當廣泛，目前至少用于包含影像感應器、快閃記憶體、動(dòng)態(tài)隨機存取記憶體(DRAM)、處理器(Processor)、現場(chǎng)可編程閘陣列(FPGA)、類(lèi)比元件及功率放大器等元件。據專(zhuān)家評估，能夠整合各家廠(chǎng)商異質(zhì)晶片的究極3D IC，預估將在2015年左右問(wèn)世，并且導入量產(chǎn)。

　　CoC晶片堆疊開(kāi)先河

　　3D IC在專(zhuān)家的定義中總是與TSV脫不了關(guān)聯(lián)，但是進(jìn)入立體堆疊的第一步，卻是晶片級技術(shù)CoC(Chip on Chip)。CoC會(huì )先將晶片磨薄，并且在沒(méi)應用TSV的情形下，仍可進(jìn)行晶片鍵合，這個(gè)作法首先是由AT&T貝爾實(shí)驗室所提出，而英飛凌(Infineon)在2005年時(shí)所發(fā)表銅/鋅擴散焊球制程(SOLID)，也是應用這種CoC互連技術(shù)。

　　索尼(Sony)在2005年使用CoC技術(shù)，把微處理器(MPU)并到記憶體上，以滿(mǎn)足PlayStation效能需求。然而當時(shí)索尼指出，想要達到預期的良率水準，仍需一段更長(cháng)的時(shí)間。

　　另外，在數位相機與手機的應用上，瑞薩電子(Renesas Electronics)也應用過(guò)CoC技術(shù)。他們采用的主要原因之一，是因為須要在記憶體與中央處理器(CPU)或特殊應用積體電路(ASIC)間提供更大的資料傳輸能力。而CoC技術(shù)另外也具有可協(xié)助減少接線(xiàn)端子板(Terminal Board)數目、有更快的執行速度以及更小的尺寸等好處。當時(shí)瑞薩在Ni的凸塊底層金屬(UBM)，使用SnAg焊球，做為其微凸塊(μ-bump)之用。

　　當然，應用CoC技術(shù)時(shí)，廠(chǎng)商最注意也是其最特別的地方，在于其可供應高速資料傳輸的特性，因為記憶體晶片使用微凸塊與邏輯IC直接互連，且應用獨立的記憶體晶片，也毋須再內嵌DRAM，且不會(huì )有效能下降風(fēng)險(表1)。

　　另外，這種微凸塊結構提供比打線(xiàn)接合更多的互連，且有更低的寄生電容(Parasitic Capacitance)、電阻及電感，因此會(huì )讓DRAM與邏輯晶片間有更大的訊號頻寬，而有更快的資料傳輸率。

　　TSV立體堆疊應用普遍

　　在堆疊晶片的技術(shù)上，除了選擇使用CoC技術(shù)外，正宗的選項當然是TSV技術(shù)。

　　影像感應器最先采用

　　影像感應器是TSV技術(shù)的第一波應用(使用Backside Via);包括東芝(Toshiba)、意法半導體(ST)、三星(Samsung)，以及Oki Electric(現在屬于Rohm)，都已經(jīng)有生產(chǎn)線(xiàn)，而美光(Micron)的TSV影像感應器則已被移轉到子公司Aptina。

　　Tessera買(mǎi)了ShellCase后，已發(fā)展出可應用在影像感應器上的TSV技術(shù)。臺灣的精材、日本的三洋(Sanyo)以及中國蘇州的晶方皆已獲得該技術(shù)授權。首德(SCHOTT)也發(fā)展出類(lèi)似架構，如可用在產(chǎn)生低電阻與高品質(zhì)電路的背面孔蝕刻及光阻劑噴灑涂膜等技術(shù)，且也準備好授權。

　　研究報告指出，在互補式金屬氧化物半導體(CMOS)影像感應器產(chǎn)品上使用背面挖洞技術(shù)，可提供較小封裝尺寸的優(yōu)點(diǎn)，如ST與Leti共同發(fā)表的產(chǎn)品--具有二十三個(gè)輸入輸出(I/O)的影像感應器，可以產(chǎn)生直徑70微米(μm)TSV孔徑，且最小可達間距是150微米。

　　功率放大器藉TSV技術(shù)接地

　　在功率放大器的相關(guān)應用上，IBM發(fā)表過(guò)可以使用塊晶(Bulk Wafer)技術(shù)來(lái)制造應用TSV的功率放大器，以0.35奈米的技術(shù)節點(diǎn)應用于移動(dòng)式設備上。對于任何高頻操作的功率放大器來(lái)說(shuō)，在射極(Emitter)接地導線(xiàn)的電感，會(huì )減少電晶體可得的功率，為了克服這個(gè)現象，IBM選擇在基底的背面進(jìn)行蝕刻，以產(chǎn)生TSV的穿孔并且進(jìn)行接地，這是他們在GaAs HBT功率放大器所做的附加動(dòng)作。

　　在2008年，IBM宣布開(kāi)始提供此技術(shù)于其上市商品SiGe功率放大器上，其晶片尺寸為1.125毫米(mm)×1.2毫米，且有十個(gè)TSV孔，這種作法與以往接合處只能在晶片邊緣四周有所不同。必要時(shí)，此種TSV技術(shù)還可以置放在靠近電能槽(Power Cell)附近，亦即能夠比打線(xiàn)接合封裝的方式減少大約20%的尺寸大小，也可以有傳統打線(xiàn)封裝電感的二十分之一，但是以結構來(lái)看，IBM的作法仍屬于單一晶片，并沒(méi)有做任何的晶片堆疊，可是至少有應用TSV技術(shù)。

　　TSV實(shí)現更高效能處理器

　　現今設備的運算能力，已被CPU、快取(Cache)與主記憶體間的頻寬及訊號延遲等問(wèn)題所限制，使用3D IC整合堆疊技術(shù)可讓微處理器縮短互連長(cháng)度，因而改善系統效能。

　　想要對微處理器進(jìn)行3D整合堆疊時(shí)，會(huì )有兩項主要挑戰，首先是如何把3D堆疊制程整合到高效能微處理器制程中，主要考量是如何對張力強化的矽元件與低介電系數介電質(zhì)做處理，因為這兩者都對應力較為敏感;而3D堆疊通常會(huì )把元件層薄化到小于50微米，也就讓元件更容易產(chǎn)生應力效應，還有TSV接合的區域也會(huì )在堆疊時(shí)，因熱膨脹系數沒(méi)有搭配好，而產(chǎn)生熱機械應力與張力效應。

　　第二個(gè)主要的挑戰，則是須要解決當3D堆疊有效地增加電晶體密度后，讓堆疊體在散熱上更加錯綜復雜的問(wèn)題。這是因為微處理器有更高的耗電密度，且可用的散熱路徑有限，處理過(guò)熱的問(wèn)題于是更加關(guān)鍵。雖然在堆疊后的微處理器結構下，散熱會(huì )變得更差。

　　這類(lèi)產(chǎn)品的第一波應用，是把快取記憶體接合到處理器。在設計上，處理器會(huì )全面的被重新分區(Repartition)，這將涵蓋邏輯與邏輯晶片的相互堆疊空間，以便充分應用3D堆疊的好處，并達到較低的耗電與雜訊，但首先需要有更好的3D設計工具來(lái)支援Repartition。

　　索尼在2012年啟動(dòng)應用TSV技術(shù)至新一代游戲機的CPU/圖形處理器(GPU)開(kāi)發(fā)計劃，主要是想讓PlayStation游戲機有更長(cháng)的架上壽命，且藉由一系列的高規格、頂尖技術(shù)包含TSV互連的封裝，不斷地在其產(chǎn)品生命周期內更新其平臺。

　　TSV邁向12寸晶圓應用

　　最近幾個(gè)月來(lái)，TSV已漸漸朝應用在12寸的晶圓上發(fā)展，但目前仍是以8寸為主要應用，幾個(gè)研發(fā)聯(lián)盟也都已有12寸TSV試產(chǎn)線(xiàn)，可以供材料、設備、制程等相關(guān)供應商進(jìn)行研發(fā)。

　　首先，表2整理8寸與12寸晶圓在未來(lái)使用TSV堆疊至少兩顆晶片的應用產(chǎn)量，這個(gè)預測值包含各式應用，其中可以看出在2011年前，12寸晶圓的應用都僅止于研發(fā)階段，但在2013年開(kāi)始便快速發(fā)展。在那之前，各式的研發(fā)，都將于無(wú)晶圓(Fabless)、整合元件制造商(IDM)、封裝廠(chǎng)，甚至于晶圓代工(Foundry)與封測代工廠(chǎng)(OSAT)進(jìn)行。

　　目前影像感應器產(chǎn)品，并沒(méi)有太多的堆疊結構，但在各大廠(chǎng)的技術(shù)藍圖上，已將數位訊號處理器(DSP)晶片堆疊進(jìn)去;其中，又以CMOS影像感應器較會(huì )使用立體堆疊。如先前所述，藉由使用背面顯影技術(shù)，影像感應器可拜TSV之賜而達到更小的尺寸。

　　表3是針對使用背面進(jìn)行TSV制程的影像感應器所做的產(chǎn)量預估。值得一提的是，影像感應器已進(jìn)入3D堆疊應用，并且預測將于2013年，產(chǎn)量可達15億顆。由于縮小尺寸是消費者的主要偏好，這個(gè)預測實(shí)現的可能性非常地高。

　　雖然僅有少數的資料探討到3D堆疊在功率放大器上，但從2009年起，使用TSV技術(shù)來(lái)制造功率放大器的應用已有其市場(chǎng)，主要還是在8寸的晶圓尺寸上，由于應用面比較廣，從2010年至2014年，產(chǎn)能將會(huì )大幅提升，表4即為使用TSV于功率放大器的應用預測。

　　CPU處理器應用TSV技術(shù)，預測大概會(huì )從22奈米之后才會(huì )開(kāi)始，晶片尺寸大約263平方毫米，但使用TSV堆疊DRAM于CPU處理器上，預測必須到2014年之后才會(huì )有商品出現。

　　從表5可以看出應用于處理器上的TSV直至2013年后才會(huì )有產(chǎn)量出來(lái)，在這之前僅止于研發(fā)階段，而且目標大多鎖定12寸晶圓尺寸。

　　圖形處理器也可以在3D TSV技術(shù)上找到其本身的利基，輝達(NVIDIA)剛成立時(shí)，僅能夠將一百萬(wàn)個(gè)電晶體制作在處理器上，而現在則可使用40奈米的技術(shù)將32億個(gè)電晶體擠進(jìn)單一顆圖形處理器上?？墒呛碾娙允莻€(gè)大麻煩，在進(jìn)入90奈米后，耗電便一直增加，藉由使用應變矽(Strained Silicon)、電軌(Power Rail)、休眠模式及多重門(mén)檻電壓等技術(shù)，輝達宣稱(chēng)可以在20毫米×20毫米的晶片尺寸下，維持僅130瓦(W)的耗電。

　　另一個(gè)問(wèn)題，則是漏電流。根據輝達的說(shuō)法，直流電(DC)在一開(kāi)始會(huì )超過(guò)交流電壓，而當電晶體有較高的門(mén)檻電壓時(shí)，漏電流將更為嚴重，在接下來(lái)的兩代圖形處理器，將會(huì )有100億個(gè)電晶體，而漏電流須設法趨近零。圖形處理器需TSV，以便讓邏輯晶片可以連結到DRAM與各個(gè)晶片上，而使得尺寸大大縮小。

　　廠(chǎng)商陸續導入TSV技術(shù)

　　TSV技術(shù)的應用，在固態(tài)技術(shù)協(xié)會(huì )(JEDEC)宣布寬I/O介面DRAM應用TSV堆疊的標準后，才算有一個(gè)共通架構讓廠(chǎng)商得以取得共識。不難想像，實(shí)際上還是有許多應用TSV的空間，只是基于成本、效能、可靠度、良率等不同層面的考量下，主流技術(shù)還未能轉到3D IC的身上。

　　話(huà)雖如此，自2008年起，陸續有半導體大廠(chǎng)正式將應用TSV的立體堆疊，規畫(huà)到技術(shù)藍圖中，如2011年12月臺積電便決定獨力開(kāi)發(fā)與供應TSV的制程服務(wù)。

　　雖然目前在市場(chǎng)上已有許多的公司規劃且有意導入TSV技術(shù)到自家的核心產(chǎn)品上，但由于成本較難估算，且價(jià)值鏈架構并不穩定，仍需時(shí)間來(lái)加以厘清，才可加速TSV市場(chǎng)應用。