<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 賽靈思專(zhuān)題 > 賽靈思SSI技術(shù)為FPGA帶來(lái)全新密度、帶寬和功耗優(yōu)勢

賽靈思SSI技術(shù)為FPGA帶來(lái)全新密度、帶寬和功耗優(yōu)勢

——
作者: 時(shí)間:2011-12-29 來(lái)源:電子產(chǎn)品世界 收藏

  采用堆疊硅片互聯(lián)技術(shù)的 設計

本文引用地址:http://dyxdggzs.com/article/127574.htm

  采用堆疊硅片互聯(lián)技術(shù)的 所具備的最大優(yōu)勢之一,是能夠將其當作單片器件對待。這一點(diǎn)非常重要,因為把大型設計分配給多個(gè) 會(huì )帶來(lái)使用單片器件完全不會(huì )遇到的一系列復雜的設計挑戰。

  單片 FPGA 設計流程中的典型步驟包括:

  •   創(chuàng )建高級描述
  •   綜合為與硬件資源匹配的 RTL 描述
  •   進(jìn)行物理布局布線(xiàn)
  •   進(jìn)行時(shí)序評估,調節設計實(shí)現時(shí)間收斂
  •   生成用于 FPGA 編程的比特流。

  在采用多個(gè) FPGA 時(shí),設計人員(或設計小組)必須將網(wǎng)表在多個(gè) FPGA 間進(jìn)行分區。采用多個(gè)網(wǎng)表,意味著(zhù)同時(shí)打開(kāi)和管理多個(gè)項目,而每個(gè)項目又有自己的設計文件、IP 庫、約束文件、封裝信息等。

  此外,實(shí)現多 FPGA 設計的時(shí)間收斂極具挑戰性。計算和調節通過(guò)開(kāi)發(fā)板到達其它 FPGA的傳輸延遲會(huì )帶來(lái)新的復雜問(wèn)題。同樣,調試在多個(gè) FPGA 上使用的多個(gè)部分網(wǎng)表的設計也極其復雜和困難。

  相比之下,采用采用堆疊硅片互聯(lián)技術(shù)的 FPGA,設計人員只需要創(chuàng )建并管理一個(gè)設計項目。堆疊硅片互聯(lián)技術(shù)的走線(xiàn)對用戶(hù)來(lái)說(shuō)是透明的。用戶(hù)可以使用標準的時(shí)間收斂流程來(lái)完成設計的構建與調試。

  靈活的設計流程

  ISE設計套件支持 Virtex-7 系列。設計人員可以從多個(gè)設計流程中選擇適用于采用堆疊硅片互聯(lián)技術(shù)的 FPGA 的設計流程??蛇x的設計流程有按鈕式流程和基于模塊的流程。按鈕式流程側重于簡(jiǎn)便易用,能夠提供滿(mǎn)足許多設計所需的 FPGA 性能。該流程能夠自動(dòng)查找用最小的互聯(lián)數量進(jìn)行邏輯分組的方法,讓各個(gè)邏輯組順利高效地走線(xiàn)。

  基于模塊的設計流程有助于簡(jiǎn)化層級化設計方法,支持團隊設計、增量構建及其它性能優(yōu)化?;谀K的設計流程還可使用PlanAheadTM 設計工具,以實(shí)現最佳布局規劃。

  應用

  采用堆疊硅片互聯(lián)技術(shù)的 Virtex-7 FPGA 突破了單片 FPGA 的限制,使其能夠在某些要求最高的應用中發(fā)揮價(jià)值。例如,這些器件理想適用于 ASIC 原型設計,還可用于 ASIC的預生產(chǎn)和/或初期生產(chǎn)替代品。在新一代通信系統中,集成有數十個(gè)串行收發(fā)器的器件可以實(shí)現靈活的單芯片 FPGA 解決方案,比如 300G 的協(xié)議橋接或可替代多個(gè) ASSP 的多路復用轉發(fā)器,從而將成本和功耗分別降低 60% 和 50%。它們還能用于實(shí)現靈活、可擴展、定制化的高性能計算解決方案,以滿(mǎn)足科研、石油天然氣、金融、航空航天與軍用、通信、網(wǎng)絡(luò )和生命科學(xué)等應用需求。FPGA 架構內在的并行處理能力非常適用于高吞吐量處理和軟件加速。對多種高速并行和串行連接標準的支持有助于計算和通信系統的融合。在航空航天與軍用領(lǐng)域,采用堆疊硅片互聯(lián)技術(shù)的 FPGA 提供的高收發(fā)器數量和上萬(wàn)的 DSP 處理元件能夠實(shí)現先進(jìn)的雷達系統。

  總結

  作為唯一一家采用堆疊硅片互聯(lián)技術(shù)創(chuàng )造出擁有無(wú)以倫比的芯片間帶寬的超高容量FPGA 的制造商,在系統級集成領(lǐng)域實(shí)現了新的重大突破。堆疊硅片互聯(lián)技術(shù)使賽靈思的每個(gè)工藝節點(diǎn)都能實(shí)現最大的邏輯密度、最高的帶寬和最豐富的片上資源,并以最快的速度投入量產(chǎn)。

  靈活的設計流程提供了完整易用的設計工具, ,客戶(hù)會(huì )發(fā)現使用這些擁有堆疊硅片互聯(lián)技術(shù)的 FPGA 進(jìn)行設計,工作難度將遠遠低于采用多個(gè) FPGA,而且還能讓其和設計相互作用,實(shí)現更高的性能。


上一頁(yè) 1 2 3 4 5 下一頁(yè)

關(guān)鍵詞: 賽靈思 FPGA

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>