SoCIP 2011成功落幕

　　具有3280萬(wàn)門(mén)的SoC/ASIC原型系統

　　2011年4月，S2C公司發(fā)布了最大容量的SoC/ASIC原型系統，即基于4個(gè)Altera Stratix IV 820 FPGA的Quad S4 TAI Logic Module。Quad S4 TAI Logic Module能夠容納高達3280萬(wàn)門(mén)的設計并且擁有S2C第4代原型系統的所以?xún)?yōu)點(diǎn)，包括電源管理機制、冷卻機制、噪聲屏蔽和方便的SD卡下載等。

　　“這是對我們2010年6月首次發(fā)行的第4代技術(shù)的擴展。僅僅9個(gè)月時(shí)間我們已經(jīng)交付100多套基于第4代Altera Stratix的雙FPGA和單FPGA S4 TAI Logic Module，我們很高興提供新的Quad S4來(lái)幫助設計者完成更大更復雜的SoC/ASIC設計原型搭建。原型的性能上能夠接近真實(shí)系統性能，這一點(diǎn)對目前的設計流程非常關(guān)鍵。只有這樣，SoC硬件驗證才能與軟件開(kāi)發(fā)同步并在實(shí)際情況中得以驗證。但是，搭建/獲得一個(gè)滿(mǎn)足應用、性能要求的多顆FPGA平臺存在很多困難，更困難的是，客戶(hù)往往還需要原型平臺能夠提供可靠和簡(jiǎn)單的方式把設計分割到多顆FPGA設計并支持跨FPGA的調試。由于這些難以解決的困難的存在，許多項目經(jīng)理并不愿意選擇原型。Quad S4 TAI Logic Module設計可以解決這些所有問(wèn)題，另外，S2C發(fā)布的TAI Player Pro 4.1軟件的已經(jīng)能夠支持跨越4個(gè)FPGA的設計分割。”陳睦仁先生說(shuō)到。

　　突破性進(jìn)展的新產(chǎn)品Verification Module

　　2011年6月，S2C公司宣布他們已經(jīng)開(kāi)發(fā)了一種原型驗證產(chǎn)品，即TAI Verification Module(專(zhuān)利申請中)。它允許使用者通過(guò)一條x4 PCIe Gen2通道到連接FPGA原型中的用戶(hù)設計和用戶(hù)的電腦，使得用戶(hù)能夠使用大量數據和測試向量對FPGA原型中的用戶(hù)設計進(jìn)行快速驗證?；贏(yíng)ltera Stratix-4 GX FPGA的TAI Verification Module將Altera的SignalTap Logic Analyzer集成到了S2C的TAI Player軟件中，它能支持在多個(gè)FPGA進(jìn)行RTL級別調試。這項創(chuàng )新的技術(shù)在設計編譯過(guò)程中建立了多組，每組480個(gè)probe，從而使用戶(hù)能在不需要進(jìn)行冗長(cháng)的FPGA重新編譯的情形下在多個(gè)FPGA中查看數以千計的RTL級probe。

　　陳睦仁先生說(shuō)：“從2003年起，我們就一直和客戶(hù)緊密合作。我們注意到許多客戶(hù)都想把他們PC端大量的測試數據傳送給基于FPGA的原型或者將基于FPGA的原型測試結果傳送回PC。此外，多數客戶(hù)運用FPGA廠(chǎng)商的工具來(lái)進(jìn)行驗證調試，而且在最近，更多客戶(hù)使用新的第三方工具。FPGA廠(chǎng)商工具的一大限制就是其一次只允許客戶(hù)調試一次FPGA。這對于單一FPGA解決方案還是比較適宜的，但是對于多FPGA解決方案——比如我們于2011年4月發(fā)布的最新32.8M門(mén)的4 FPGA Quad S4 TAI LM來(lái)說(shuō)局限性則是非常大的。我們帶來(lái)的Verification Module技術(shù)能通過(guò)一條x4 PCIe Gen 2通道使基于FPGA的原型和用戶(hù)的驗證環(huán)境達到雙向快速的數據傳送。TAI Verification Module也能允許用戶(hù)同時(shí)查看多顆FPGA發(fā)來(lái)的信號。”

　　S2C S4 TAI Verification Module提供了三種使用方式：Verification Mode(驗證模式)、Debug Mode(調試模式)及Logic Mode(邏輯模式)。驗證模式使用SCE-MI或定制的C-API通過(guò)一條x4-lane PCIe Gen2通道實(shí)現海量數據和PC之間的傳輸。在調試模式中，S4 TAI Verification Module通過(guò)使用Altera SignalTap且同時(shí)保持用戶(hù)的RTL名實(shí)現了多個(gè)FPGA的同步調試。在邏輯模式中，用戶(hù)能原型化一個(gè)設計，其容量能達到3.6M門(mén)。Verification Module中所有的調試和驗證設置都在TAI Player Pro中完成。