半導體制造：又逢更新?lián)Q代時(shí)

　　環(huán)保意識的提升，首當其沖的就是對各種電子產(chǎn)品能效指標的愈加嚴格，功耗管理及其對系統成本和性能的影響是當前電子系統設計人員和制造商所首要關(guān)注的問(wèn)題。隨著(zhù)競爭日益激烈，盡力降低功耗、加強對熱耗散的有效管理、并同時(shí)在由價(jià)格和性能驅動(dòng)的功能方面保持領(lǐng)先等更加不可或缺。與眾多先進(jìn)電源管理方案實(shí)現降低系統功耗相比，制程工藝的進(jìn)步才是提升性能和降低功耗最根本的辦法，轉向更高制程無(wú)疑是提升半導體產(chǎn)品性能功耗比和市場(chǎng)競爭力最直接有效的辦法。

　　市場(chǎng)研究機構Gartner Dataquest產(chǎn)業(yè)分析師Kay-Yang Tan表示，過(guò)去數十年來(lái)，集成器件制造商(IDM)在工藝技術(shù)及服務(wù)的創(chuàng )新方面扮演領(lǐng)航者的角色，未來(lái)也將繼續在新世代產(chǎn)品的開(kāi)發(fā)上扮演重要的角色。專(zhuān)業(yè)集成電路制造服務(wù)領(lǐng)域所產(chǎn)出芯片的市場(chǎng)銷(xiāo)售金額占全球半導體業(yè)的比例已從1998年的9.2%增加到2009的28.1%。

　　經(jīng)歷過(guò)經(jīng)濟危機的洗禮之后，半導體市場(chǎng)從2009年下半年開(kāi)始強力反彈，在這樣的市場(chǎng)大環(huán)境推動(dòng)下，2010年又將迎來(lái)一個(gè)制程工藝全面革新?lián)Q代的年份。2009年，Intel已經(jīng)邁入了32nm時(shí)代，今年領(lǐng)先的幾大代工廠(chǎng)商均已經(jīng)宣布開(kāi)始量產(chǎn)32nm的博弈。TSMC(臺積電)、IBM聯(lián)盟以及三星都已經(jīng)在2009年公開(kāi)了自己2010年的工藝革新計劃，只是，這次三大代工陣營(yíng)似乎如商量好般直接發(fā)布自己的28nm工藝，而跳過(guò)了32nm這個(gè)主節點(diǎn)。

　　代工廠(chǎng)的進(jìn)程

　　28nm工藝是目前幾大主流Foundry(代工廠(chǎng))提供的新一代工藝節點(diǎn)，代工界龍頭TSMC計劃于2010年第三季與第四季依序推出28LP 低耗電及28HP高效能的工藝以滿(mǎn)足客戶(hù)的需求，并且于2011年第一季再推出28HPL 高效能低耗電的后續工藝。一般而言，大規模的生產(chǎn)時(shí)程會(huì )于推出半年后開(kāi)始。TSMC將同時(shí)提供客戶(hù)高介電層/金屬柵(HKMG，High-k Metal Gate)及氮氧化硅(SiON，Silicon Oxynitride)兩種材料選擇，與40nm工藝相較，柵密度更高、速度更快、功耗更少。TSMC負責研發(fā)的資深副總蔣尚義博士介紹，之所以選擇跳過(guò)32nm，是因為工藝都是基于服務(wù)客戶(hù)的需求。 相較于32nm，28nm的柵密度顯然更高許多。同時(shí)考慮到客戶(hù)在高效能對于速度以及無(wú)線(xiàn)移動(dòng)通訊對于低耗電方面的要求分別推出以HKMG柵極工藝的28HP以及延續SiON閘極介電材料的28LP，相信會(huì )給客戶(hù)帶來(lái)更多在效能，耗電及成本方面的效益。

　　TSMC的HKMG用于28HP高效能是全新的工藝，與40nm相較在相同漏電基礎上有50%的速度提升，相同速度基礎上漏電亦有大約50%的降低。HKMG的工藝成本會(huì )增加，但是TSMC在每一代的工藝都會(huì )給客戶(hù)盡可能高的性?xún)r(jià)比。TSMC的28nm HKMG比一般32nm有更高的柵密度、更快的速度、更低的耗電，同時(shí)HKMG更進(jìn)一步降低了柵極的漏電。盡管也有競爭對手同時(shí)有采用Gate first的工藝，但是這種單一金屬材料很難同時(shí)讓NMOS、 PMOS 達到功能的匹配。TSMC使用不同的金屬材料使得NMOS、PMOS在功能的匹配及Vt調整上都能達到要求。

　　從設計角度，蔣尚義博士介紹，28nm與現在的45(40)nm這代工藝相比存在全新挑戰。 TSMC在45(40)nm 采用了部分的設計準則限制(Restricted Design Rule)，但是到28nm設計準則限制的范圍更加擴大;另外提取和仿真(extraction and simulation)需要處理更多的數據。為了應對這些挑戰，TSMC和客戶(hù)以及設計伙伴間對每個(gè)產(chǎn)品都必須更早及更緊密地聯(lián)系及合作。

　　為了提高合作的效能，TSMC為了先進(jìn)工藝推出多項EDA技術(shù)檔案。包括可互通的制程設計套件(iPDK)、制程設計規則檢查(iDRC)、集成電路布局與電路圖對比 (iLVS)，及制程電容電阻抽取模塊 (iRCX)，其中iRCX就是為28nm推出的。

　　與前一代工藝比較，為了依然能夠達到讓新工藝有大約2倍的柵密度(gate density)，TSMC的28nm 在線(xiàn)路布局方面有新的要求。同樣地，將來(lái)更新工藝如 22/20nm在design rule(設計準則)方面會(huì )有許多新的要求與限制以達到柵密度倍增的要求。將來(lái)可以預見(jiàn)的是客戶(hù)會(huì )更緊密地與晶圓代工伙伴合作以提前應對許多在制程工藝以及設計上更多的挑戰，以達到上市以及上量的目標。