傳三星正積極研究Gate-last工藝

　　據消息來(lái)源透露，三星公司的芯片制造技術(shù)發(fā)展戰略可能發(fā)生較大的變化，他們正在考慮轉向使用gate-last工藝制作high-k器件。按照三星原來(lái)的計劃，他們將在年內推出的28/32nm制程芯片產(chǎn)品中使用gate-first工藝來(lái)制作high-k型器件。不過(guò)也有人認為三星很可能只在28/32nm制程 中才會(huì )采用gate-first工藝，而在22nm制程則會(huì )轉向采用gate-last工藝。于此同時(shí)，三星芯片代工業(yè)務(wù)部門(mén)的副總裁Ana Hunter則拒絕就三星轉向gate-last工藝事宜發(fā)表任何評論。

　　假如報道屬實(shí)，那么這無(wú)疑標志著(zhù)三星的芯片制造戰略將發(fā)生重大改動(dòng)。三星本來(lái)是以IBM為首的，堅守gate-first工藝的IBM技術(shù)聯(lián)盟陣營(yíng)中的一員，該陣營(yíng)包括IBM,英飛凌，GlobalFoundries, NEC, 三星, 意法半導體, 東芝等公司.

　　按原來(lái)的計劃，IBM,GlobalFoundries與三星公司三家將合作于今年推出采用gate-first工藝制作的high-k金屬柵極(HKMG)器件，不過(guò)目前為止這三家公司還沒(méi)有推出一款基于這種工藝技術(shù)的HKMG實(shí)際產(chǎn)品。

　　相比之下，堅持走Gate-last路線(xiàn)的Intel公司的步伐則邁得更快，他們從45nm制程節點(diǎn)開(kāi)始便啟用了HKMG柵極結構，而且最近又推出了基于32nm制程HKMG的產(chǎn)品。

　　除了Intel之外，其它幾家芯片制造大廠(chǎng)也在努力將high-k柵極結構引入自己的產(chǎn)品中，從45nm節點(diǎn)開(kāi)始，傳統的硅氧化物柵極絕緣層結構已經(jīng)無(wú)法再繼續滿(mǎn)足要求，不過(guò)有部分廠(chǎng)商則計劃將這種傳統的柵極結構延續使用到28nm節點(diǎn)。

　　不過(guò)由于high-k絕緣層開(kāi)發(fā)的難度相當之高，因此有關(guān)的技術(shù)進(jìn)展狀況并不令人如意。除了啟用high-k柵絕緣層之外，芯片廠(chǎng)商還需要啟用金屬柵極材料來(lái)替換傳統的N+/P+摻雜的多晶硅柵極材料。

　　目前能夠實(shí)現這種high-k絕緣層+金屬柵極結構的工藝主要分為兩大流派，其一是以IBM為首的Gate-first工藝流派，而另外一派則是以Intel為代表人物的Gate-last工藝流派。在Gate-first工藝中，與傳統的晶體管制作技術(shù)類(lèi)似，柵極的形成時(shí)間早于漏源極;而在Gate-last工藝(又稱(chēng)柵極替換工藝Replacement-gate)中，金屬柵極的形成時(shí)間則晚于漏源極，這樣便可以避開(kāi)制作漏源極時(shí)的高溫退火工部，防止熔點(diǎn)相對較低的金屬柵極材料高溫條件下內部結構發(fā)生異常變化。

　　三星與臺積電的工藝發(fā)展戰略對比：

　　按照現在的情況來(lái)看，三星極有可能成為首家為客戶(hù)提供具備high-k柵絕緣層+金屬柵極結構產(chǎn)品的代工商，三星公司的高管Hunter曾表示：“我們認為Gate-first工藝能夠滿(mǎn)足目前的要求。”而且他還在近日舉辦的Semico Outlook會(huì )議上解釋了催生三星公司代工能力崛起的六大因素。(讀者可點(diǎn)擊這個(gè)鏈接查看這六大因素的具體內容。)

　　目前還不清楚三星會(huì )不會(huì )在其22nm制程節點(diǎn)換用Gate-last工藝。不過(guò)他們目前正在偷偷組建研究Gate-last工藝的研發(fā)小組。至于IBM聯(lián)盟對Gate-last工藝的興趣則同樣仍屬未明。

　　相比之下，另外一家原本走Gate-first工藝路線(xiàn)的廠(chǎng)商：三星的競爭對手臺積電則已經(jīng)表態(tài)會(huì )轉向使用Gate-last工藝。臺積電將在今年推出的28nm制程HKMG產(chǎn)品中啟用Gate-last工藝，臺積電研發(fā)部門(mén)的高級副總裁蔣尚義甚至表示：“我相信目前仍堅守 Gate-first陣營(yíng)的廠(chǎng)商在22nm制程節點(diǎn)將被迫轉向采用Gate-last工藝。我不是在批評他們，只是認為他們最終會(huì )改變觀(guān)念的。除非他們能找到一種成本低，極具創(chuàng )意的方案來(lái)控制管子的門(mén)限電壓，否則他們必然要轉向Gate-last工藝。”(有關(guān)臺積電28nm gate last HKMG制程的細節及背景，讀者可點(diǎn)擊這個(gè)鏈接查看。)

　　臺積電認為Gate-last工藝具備一些優(yōu)勢：”gate-last工藝的復雜性要稍高一些，實(shí)現的難度也較大。不過(guò)一旦廠(chǎng)商掌握其要領(lǐng)，便會(huì )發(fā)現其實(shí)兩種工藝有許多共通之處，而且成本方面也是相當接近的。“

　　”兩者之間最大的區別就是Gate-last工藝需要在PMOS/NMOS管中可以使用不同的金屬材料來(lái)制作柵極，而在Gate-first工藝中則只能使用同樣的金屬材料制作柵極。這樣，使用Gate-last工藝，制造廠(chǎng)商就可以自由調節PMOS/NMOS管中所使用的柵極金屬材料，而Gate-first工藝則不具備這種優(yōu)勢。這就是兩者之間區別最大的地方。“