3nm有多牛？什么時(shí)候投入量產(chǎn)？臺積電告訴你

臺積電3nm制程工藝將于今年進(jìn)行試產(chǎn)，不出意外的話(huà)，2022年量產(chǎn)沒(méi)有問(wèn)題。在此基礎上，業(yè)界對2nm工藝的進(jìn)展投入了更多的關(guān)注，特別是臺積電于2020下半年宣布2nm制程獲得重大突破之后，人們對其更加期待了。與此同時(shí)，就在前不久，有19個(gè)歐盟成員國簽署了一項聯(lián)合聲明，為加強歐洲開(kāi)發(fā)下一代處理器和半導體的能力進(jìn)行合作。其中包括逐漸向2nm制程節點(diǎn)發(fā)展的領(lǐng)先制造技術(shù)，此外，日本正在與臺積電一起建立先進(jìn)的芯片封裝和測試工廠(chǎng)臺灣半導體研究中心TSRI開(kāi)始與日本產(chǎn)業(yè)技術(shù)總合研究所AIST合作，開(kāi)發(fā)新型晶體管結構。日本媒體指出，這有助于制造2nm及更先進(jìn)制程芯片，他們計劃將合作成果應用在2024年后的新一代先進(jìn)半導體當中。而2024年正是臺積電2nm制程的量產(chǎn)年。

目前，距離2nm試產(chǎn)還有一段時(shí)間，各方面都在積極籌備當中，圍繞著(zhù)晶圓廠(chǎng)臺積電，各大半導體設備供應商、材料工藝服務(wù)商、電子設計自動(dòng)化EDA工具廠(chǎng)商，以及主要客戶(hù)，都開(kāi)始將越來(lái)越多的精力向2nm轉移。目前來(lái)看，在3nm和2nm制程方面，臺積電相對于三星的領(lǐng)先優(yōu)勢很明顯，特別是2nm，還看不到來(lái)自于三星的權威信息。

2019年，臺積電率先開(kāi)始了2nm制程技術(shù)的研發(fā)工作，相應的技術(shù)開(kāi)發(fā)的中心和芯片生產(chǎn)工廠(chǎng)主要設在臺灣的新竹，同時(shí)還規劃了4個(gè)超大型晶圓廠(chǎng)，主要用于2nm及更先進(jìn)制程的研發(fā)和生產(chǎn)。臺積電2019年成立了2nm專(zhuān)案研發(fā)團隊，尋找可行路徑進(jìn)行開(kāi)發(fā)，在考量成本、設備相容、技術(shù)成熟及效能表現等多項條件之后，決定采用以環(huán)繞柵極GAA制程為基礎的多路橋接晶體管MBCFET架構，解決鰭式場(chǎng)效應晶體管FinFET因制程微縮產(chǎn)生電流控制漏電的物理極限問(wèn)題。MBCFET和FinFET有相同的理念，不同之處在于環(huán)繞柵極GAA的柵極對溝道的四面包裹，源極和漏極不再和基底接觸。根據設計的不同，環(huán)繞柵極GAA也有不同的形態(tài)，目前比較主流的四個(gè)技術(shù)是納米線(xiàn)多路橋接晶體管、六角形截面納米線(xiàn)、納米環(huán)。

與臺積電一樣，三星對外介紹的環(huán)繞柵極GAA技術(shù)也是多路橋接晶體管MBCFET。不過(guò)，三星在3nm節點(diǎn)處就使用了環(huán)繞柵極GAA，而臺積電3nm使用的依然是FinFET工藝。按照臺積電給出的2nm工藝指標，金屬單元高度和3nm一樣，維持在5x，同時(shí)晶體管柵極間距縮小到30nm，金屬間距縮小到20nm，相比于3nm都小了23%。按照規劃，臺積電有望在2023年中期進(jìn)入2nm工藝試生產(chǎn)階段，并于一年后開(kāi)始批量生產(chǎn)。

2020年9月，據臺灣媒體報道，臺積電2nm工藝取得重大突破，研發(fā)進(jìn)度超前，業(yè)界看好其2023年下半年風(fēng)險試產(chǎn)良率就可以達到90%。目前，除了晶圓廠(chǎng)建設、臺積電2nm人才安排和培育方面的工作也正在有條不紊地進(jìn)行著(zhù)。

據報道，該公司在過(guò)去幾個(gè)月提拔了4名員工，這些舉措是為了讓這些員工有更多的精力投入到2nm制造工藝的研究和開(kāi)發(fā)當中，2nm制程平臺研發(fā)部的高級總監，這個(gè)職位在此之前是不存在的，當該公司開(kāi)始專(zhuān)注于2nm制程時(shí)，創(chuàng )造這個(gè)位置是很重要的。臺積電對管理人員的學(xué)術(shù)要求很高，兩位新提拔的副總經(jīng)理都有博士學(xué)位。對于芯片制造來(lái)說(shuō)，需要的設備很多，但就2nm這樣高精尖的工藝來(lái)講，極紫外EUV光刻機無(wú)疑是最為關(guān)鍵的。有統計顯示，臺積電2021年底將安裝超50臺EUV光刻機對于臺積電先進(jìn)制程所需的EUV設備，有日本專(zhuān)家做過(guò)推理和分析：在EUV層數方面7nm+為5層，5nm為15層，3nm為32層，2nm將達45層。因此，到2022年，當3nm大規模生產(chǎn)、2nm準備試產(chǎn)，需要的新EUV光刻機數量預計為57臺。2023年，當3nm生產(chǎn)規模擴大、2nm開(kāi)始風(fēng)險生產(chǎn)時(shí)，所需新EUV光刻機數達到58臺；到2024年，啟動(dòng)2nm的大規模生產(chǎn)，2025年生產(chǎn)規模擴大，到時(shí)所需新EUV光刻機數預計為62臺。盡管現在EUV也將被用于內存芯片顆粒制造DRAM，但采用先進(jìn)制程的邏輯芯片仍是主要需求方，高數值孔徑High NA EUV光刻系統將始于2nm制程節點(diǎn)，其量產(chǎn)時(shí)間預估將是2025-2026年。

據悉，ASML將在2022年完成第1臺高數值孔徑EUV光刻機系統的驗證，并計劃在2023年交付給客戶(hù)，主要就是臺積電。對于極紫外EUV技術(shù)，臺積電表示，要減少光刻機的掩膜缺陷及制程堆疊誤差，并降低整體成本。今年在2nm及更先進(jìn)制程上，將著(zhù)重于改善極紫外光技術(shù)的品質(zhì)與成本。之前有消息稱(chēng)，臺積電正在籌集更多的資金，為的是向ASML購買(mǎi)更多、更先進(jìn)制程的EUV光刻機，而這些都是為了新制程做準備。對于2nm和更先進(jìn)制程工藝來(lái)說(shuō)，EUV光刻機的重要性越來(lái)越高，但是EUV設備的產(chǎn)量依然是一大難題，而且其能耗也很高。

在不久前舉辦的線(xiàn)上活動(dòng)中，歐洲微電子研究中心IMEC首席執行官表示，在與ASML公司的合作下，更加先進(jìn)的光刻機已經(jīng)取得了進(jìn)展，歐洲微電子研究中心的目標是將下一代高分辨率EUV光刻技術(shù)高數值孔徑EUV光刻技術(shù)商業(yè)化，由于此前的光刻機競爭對手早已經(jīng)陸續退出市場(chǎng)，使得ASML把握著(zhù)全球主要的先進(jìn)光刻機產(chǎn)能。近年來(lái)，歐洲微電子研究中心一直在與ASML研究新的EUV光刻機，目標是將工藝規?？s小到1nm及以下。目前，ASML已經(jīng)完成了，NXE:5000系列的高數值孔徑EUV曝光系統的基本設計，至于設備的商業(yè)化至少要等到2022年，而等到臺積電和三星拿到設備，要到2023年了。

前不久，中國大陸中科院的研究人員宣布，已經(jīng)突破了設計2nm芯片的瓶頸，成功地掌握了設計2nm芯片的技術(shù)，這樣的發(fā)展進(jìn)程雖然讓人們欣喜，但其實(shí)還是存在著(zhù)比較多的問(wèn)題。雖然已經(jīng)有了這方面的技術(shù)研究突破，但是沒(méi)有EUV設備的話(huà)，是不能夠實(shí)現生產(chǎn)的。這從一個(gè)側面反應出了EUV光刻機的重要性，也正是因為如此，全世界有先進(jìn)制程能力的晶圓廠(chǎng)都將注意力集中到了ASML身上。對于像2nm這樣先進(jìn)的制程工藝來(lái)說(shuō)，互連技術(shù)的跟進(jìn)是關(guān)鍵。

傳統上，一般采用銅互連，但是，發(fā)展到2nm相應的電阻電容延遲問(wèn)題非常突出，因為，行業(yè)正在積極尋找銅的替代方案。目前，面向2nm及更先進(jìn)制程的新型互連技術(shù)主要包括，混合金屬化或預填充，將不同的金屬嵌套工藝與新材料相結合，以實(shí)現更小的互連和更少的延遲；半金屬嵌套，使用減法蝕刻，實(shí)現微小的互連；超級通孔、石墨烯互連和其他技術(shù)這些都在研發(fā)中。以混合金屬化為例，該工藝在互連中使用兩種不同的金屬，對于2nm來(lái)說(shuō)，這很有意義，至少對一層來(lái)說(shuō)是這樣。與雙金屬嵌套相比，通孔電阻更低，可靠性會(huì )提高，同時(shí)可以保持互連中銅的低電阻率。

業(yè)界還一直探索在互連中使用釕材料作為襯墊，釕以改善銅的潤濕性和填充間隙而聞名，雖然釕具有優(yōu)異的銅潤濕性，但它也有其他缺點(diǎn)，例如電遷移壽命較短，以及化學(xué)機械拋光等單元工藝挑戰。這減少了行業(yè)中釕襯墊的使用，其它新的互連解決方案也會(huì )陸續出現，但它們可能要到2023/2024年的2nm量產(chǎn)時(shí)才會(huì )商用。

根據歐洲微電子研究中心的路線(xiàn)圖，行業(yè)可以從今天的雙金屬嵌套工藝轉移到下一代技術(shù)，稱(chēng)為2nm混合金屬化。接下來(lái)將還會(huì )有半金屬嵌套和其它方案，臺積電在材料上的研究，也讓2nm及更先進(jìn)制程量產(chǎn)成為可能。據悉，臺積電和臺灣交大聯(lián)手，開(kāi)發(fā)出全球最薄，厚度只有0.7nm的超薄二維半導體材料絕緣體，可望借此進(jìn)一步開(kāi)發(fā)出2nm，甚至是1nm的晶體管通道。

新的制程工藝離不開(kāi)電子設計自動(dòng)化EDA工具的支持，2nm也不例外，業(yè)內兩大電子設計自動(dòng)化廠(chǎng)商也早有相應的布局，面對如此高精尖的制程工藝，楷登電子Cadence和新思科技Synopsys創(chuàng )建了全新的EDA工具堆棧，并開(kāi)發(fā)全新的設計知識產(chǎn)權IP庫。2nm制程要求芯片開(kāi)發(fā)人員必須采用全新的設計規則和流程，并重新制作他們以前可能使用過(guò)的所有內容。就像在2014年至2015年轉向FinFET結構一樣，增加芯片設計成本的同時(shí)，采用GAAFET可能會(huì )再次增加設計成本。新思科技表示，自由技術(shù)顧問(wèn)委員會(huì )LTAB和互連建模技術(shù)顧問(wèn)委員會(huì )IMTAB批準了新的建模結構，用以解決工藝節點(diǎn)低至2nm的時(shí)序和寄生參數提取問(wèn)題。

移動(dòng)設備對超低功耗的要求以及各種制造挑戰，需要新的方法來(lái)確保在檢查和確認時(shí)達到最佳精度，同時(shí)支持設計工具針對最低功耗進(jìn)行優(yōu)化。此外，這些節點(diǎn)上的器件架構、掩模和成像技術(shù)促使工件必須通過(guò)互連工藝文件ITF中的新擴展來(lái)建模。新思科技還推出了電路設計與工藝協(xié)同優(yōu)化DTCO設計方法學(xué)，用以整合各種先進(jìn)工藝。據悉，電路設計與工藝協(xié)同優(yōu)化已經(jīng)幫助客戶(hù)實(shí)現2nm工藝設計。不久前，臺積電總裁表示，臺積電制程每前進(jìn)一個(gè)世代，客戶(hù)的產(chǎn)品速度效能提升30%-40%，功耗可以降低20%-30%，這或許是該公司不斷追求先進(jìn)制程的關(guān)鍵所在。目前來(lái)看，臺積電將在業(yè)內率先量產(chǎn)2nm制程芯片已無(wú)懸念。而作為其近些年的頭號客戶(hù)，蘋(píng)果成為最先嘗鮮2nm芯片的廠(chǎng)商，也在情理之中。

此外，2024年之后，高通、英偉達、AMD等都會(huì )成為其2nm技術(shù)的客戶(hù)。目前，以臺積電的2nm，研發(fā)進(jìn)度來(lái)看，2024年正式量產(chǎn)沒(méi)有問(wèn)題，也有報道指出，臺積電已經(jīng)在研究2024年的2nm的iPhone處理器，并且已經(jīng)開(kāi)始研究1nm制程節點(diǎn)技術(shù)。