<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
"); //-->

博客專(zhuān)欄

EEPW首頁(yè) > 博客 > Intel下一代工藝細節:每平方毫米集成2億晶體管?

Intel下一代工藝細節:每平方毫米集成2億晶體管?

發(fā)布人:旺材芯片 時(shí)間:2022-05-22 來(lái)源:工程師 發(fā)布文章

來(lái)源:內容由半導體行業(yè)觀(guān)察(ID:icbank)編譯自semiwiki,謝謝。 


正如大家所知道,英特爾的舊路線(xiàn)圖有14nm、10nm 和 7nm 工藝,其中 7nm 是第一個(gè)基于 EUV 的工藝,密度比 10nm 提高了 2 倍。英特爾最終更新了他們的路線(xiàn)圖,使其與三星和臺積電使用的編號方案更加一致。 英特爾有幾個(gè)版本的 10nm 工藝,原始版本(或兩個(gè)),然后是super fin和enhanced super fin版本。在新方案下,英特爾的 10nm enhancedsuper fin 版本變成了Intel 7,而之前的 7nm 工藝被Intel 4 取代。 英特爾 10nm 的晶體管密度約為每平方毫米 1 億個(gè)晶體管,這與三星和臺積電 7nm 工藝的密度一致。我也相信英特爾的enhanced super fin 工藝的性能與代工 7nm 工藝中的任何一個(gè)相比都一樣好深圳更好。因此,將英特爾的 10nm enhanced super fin 重命名為intel 7 是一個(gè)更符合代工廠(chǎng)數的名稱(chēng)。 當英特爾宣布Intel 4 時(shí),他們表示它將提供 20% 的每瓦性能改進(jìn)和顯著(zhù)的密度改進(jìn),但他們沒(méi)有提供具體數字。我認為這可能意味著(zhù)他們正在放棄追求以前一直所追隨的 2 倍的密度改進(jìn),但提示表顯示它相對于 7nm 仍然是 2 倍。這會(huì )將密度置于臺積電的 5nm 和 3nm 工藝之間,因此 Intel 4 再次成為與代工廠(chǎng)命名約定一致的名稱(chēng)。 這是否意味著(zhù)intel 4 將在每平方毫米約 2 億個(gè)晶體管?這實(shí)際上是一個(gè)沒(méi)有你想象的那么直接的問(wèn)題。當公司披露其流程的尺寸時(shí),他們通常會(huì )披露小于標準單元中的值。例如,臺積電表示他們的 7nm 工藝具有 54nm 接觸多晶硅間距 ( contacted poly pitch:CPP),但我們的戰略合作伙伴T(mén)echInsights 在實(shí)際設計中測量標準單元中的 57nm。當我們描述一個(gè)制程時(shí),我們已經(jīng)標準化的是使用在實(shí)際零件上看到的最密集的標準單元(一旦零件可用于分析)。TechInsights 于 2018 年首次看到英特爾的10nm 部件,TechInsights 將其稱(chēng)為第一代。 第 1 代的 54nm CPP 與英特爾聲稱(chēng)的一致。TechInsights 在 2019 年看到了同樣具有 54nm CPP 的第2 代部件(fin高于第 1 代,表明是新一代)。當英特爾推出 10nm 的super fin版本時(shí),他們?yōu)楦咝阅軉卧砑恿丝蛇x的60nm CPP。TechInsights 分析了這些部件(第 3 代)并看到了 54nm 和 60nm CPP 單元。根據我們的慣例,這仍然可以計算出每平方毫米大約 1 億個(gè)晶體管。 有趣的是,TechInsights 最近對enhanced super fin 工藝(10nm 第 4 代,現在稱(chēng)為 Intel 7)進(jìn)行了分析。這個(gè)工藝還有一個(gè)可選的 60nm CPP,但有趣的是在標準單元邏輯中,TechInsights 只看到了 60nm CPP,沒(méi)有 54nm CPP 和更高的軌道高度。這導致計算出的密度約為每平方毫米 6000 萬(wàn)個(gè)晶體管。那么intel 4 是每平方毫米 2 億個(gè)晶體管(100 x 2)還是每平方毫米 1.2 億個(gè)晶體管(60 x 2)?這值得我們繼續觀(guān)察 我的信念是每平方毫米將有 2 億個(gè)晶體管,但看看實(shí)際設計中有多少利用了這種密度將會(huì )很有趣。 提示表中有更多數據可以幫助回答這個(gè)問(wèn)題。領(lǐng)先工藝芯片公開(kāi)的CPP為50nm,最小金屬間距為30nm。當前的前沿工藝都使用單個(gè)擴散中斷,因此我們也將在這里假設。剩下的唯一問(wèn)題是軌道高度,如果我假設每個(gè)單元有 1 個(gè)鰭片 5 軌道單元,那么密度大約是每平方毫米 2 億個(gè)晶體管。單個(gè)鰭單元可能需要積極的性能增強來(lái)滿(mǎn)足英特爾的性能要求,在此過(guò)程中還可能存在其他設計-技術(shù)-協(xié)同優(yōu)化。對于沒(méi)有埋入式電源軌的 FinFET,5 軌單元是可能的,因此這可能是一種解決方案。 看看整篇論文中包含哪些其他數據將會(huì )很有趣。英特爾提供這篇論文的事實(shí)確實(shí)為英特爾有望在今年晚些時(shí)候推出英特爾 4 增加了額外的分量。


*博客內容為網(wǎng)友個(gè)人發(fā)布,僅代表博主個(gè)人觀(guān)點(diǎn),如有侵權請聯(lián)系工作人員刪除。



關(guān)鍵詞: Intel

相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>