<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx zynq

MicroBlaze如何與Zynq SoC和平共存

  • 賽靈思 Zynq-7000 All Programmable SoC已具有很強的板載處理能力。但是Zynq應用處理單元(APU)中強大的雙Cortex-A9處理器和相關(guān)外設的存在并不妨礙您在同一封裝中添加一個(gè)或多個(gè)MicroBlaze?處理器,只要能讓?xiě)檬?/li>
  • 關(guān)鍵字: MicroBlaze    Zynq  

利用Xilinx Zynq SoC簡(jiǎn)化您的“熱”測試

  • 本文介紹一種使用Zynq SoC和賽靈思IP核簡(jiǎn)化高速光學(xué)收發(fā)器模塊熱測試的方法。隨著(zhù)數據中心內部光學(xué)收發(fā)器模塊的傳輸速度提高到前所未有的高度,數據中心內每個(gè)機架的溫度也在不斷大幅上升。機架中有多個(gè)這種發(fā)熱的高
  • 關(guān)鍵字: 賽靈思  Zynq SoC  

可最大程度地發(fā)揮Zynq SoC優(yōu)勢的雙重方法

  • 賽靈思Zynq-7000全可編程 SoC的眾多優(yōu)勢之一就是擁有兩個(gè)ARM Cortex-A9板載處理器。不過(guò),很多裸機應用和更為簡(jiǎn)單的操作系統只使用Zynq SoC處理系統(PS)中兩個(gè)ARM內核中的一個(gè),這種設計方案可能會(huì )限制系統性能。
  • 關(guān)鍵字: 賽靈思  Zynq SoC  

Xilinx聯(lián)盟計劃合作伙伴的最新最佳技術(shù)

  • 重點(diǎn)介紹了賽靈思聯(lián)盟合作伙伴生態(tài)系統的最新技術(shù)更新賽靈思聯(lián)盟計劃是指與賽靈思合作推動(dòng)全可編程技術(shù)發(fā)展的認證公司組成的全球性生態(tài)系統。賽靈思創(chuàng )建了這個(gè)生態(tài)系統,旨在利用開(kāi)放平臺和標準以滿(mǎn)足客戶(hù)需求并致力
  • 關(guān)鍵字: 賽靈思  Zynq SoC  

賽靈思 SDSoC 開(kāi)發(fā)環(huán)境介紹

  • 前言隨著(zhù)智能系統的進(jìn)步和“ 物聯(lián)網(wǎng)”的發(fā)展,以及人與物之間互聯(lián)互通的增強,大多數新產(chǎn)品現在均采用了基于SoC 的開(kāi)發(fā)平臺。此類(lèi)平臺便于企業(yè)以更快的速度將產(chǎn)品推向市場(chǎng),提高系統級效率,而且最重要的
  • 關(guān)鍵字: SDSoC    Zynq    MPSoC  

基于Zynq壓電陶瓷傳感器的高精度采集系統設計

  • 引言壓電陶瓷(Piezoelectric,PZT)以其特有的體積小、響應快、精度高和微動(dòng)作功能而成為近年來(lái)天文光學(xué)精密測量中廣泛應用的材料之一。因此,其采集精度和實(shí)時(shí)性是其關(guān)鍵技術(shù)之一。本設計以Xilinx公司的Zynq-7000雙
  • 關(guān)鍵字: Zynq  壓電陶瓷  雙核  數據采集  

基于Xilinx PCI Express Core的高速DMA讀寫(xiě)設計

  • 摘要 本設計在基于Xilinx Virtex-6 FPGA內嵌PCI Express Core的基礎上,實(shí)現了由PCI Express板卡主動(dòng)發(fā)起的DMA讀寫(xiě),可完成PC和PCI Express板卡之間數據的高速傳輸。該設計已經(jīng)在Xilinx評估板ML605上完成調試驗證,
  • 關(guān)鍵字: Xilinx PCI Express  DMA讀寫(xiě)  ML605  

基于JESD204協(xié)議的高速串行采集系統

  • 摘要 在通信設施、成像設備、工業(yè)儀器儀表等需要大量數據的系統中,要求數據轉換級提供越來(lái)越寬的分辨率和越來(lái)越高的采樣率。并行接口的物理布局和串行LVDS方法的比特率限制,給設計人員帶來(lái)技術(shù)障礙。文中基于Xili
  • 關(guān)鍵字: GTX  Xilinx VertX6  JESD204B  

IC產(chǎn)業(yè)并購“瘋”:還有誰(shuí)值得買(mǎi)?

  •   2016年至今才過(guò)了9個(gè)月,但對全球半導體產(chǎn)業(yè)來(lái)說(shuō)卻又是一個(gè)歷經(jīng)重大并購行動(dòng)的一年。所不同之處在于,雖然交易數量下降,但其規模卻十分巨大,例如軟銀(Softbank)大手筆地以320億美元現金收購ARM。   隨著(zhù)價(jià)值持續提升,如今的問(wèn)題在于還剩下誰(shuí)值得被收購?還有哪些好的收購標的?   晶片市場(chǎng)的整體成長(cháng)速度放緩、成本持續增加、創(chuàng )投業(yè)者逐漸減少對于半導體產(chǎn)業(yè)的投資,加上利率走低,這些都是吸引晶片供應商進(jìn)行收購的原因。   IC Insights資深市場(chǎng)研究分析師Rob Lineback指出,&
  • 關(guān)鍵字: MEMS  Xilinx  

Xilinx為嵌入式視覺(jué)和工業(yè)物聯(lián)網(wǎng)等廣泛應用擴充成本優(yōu)化型產(chǎn)品系列

  •   All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))宣布,為包括嵌入式視覺(jué)和工業(yè)物聯(lián)網(wǎng)等在內的廣泛應用擴展其成本優(yōu)化型芯片產(chǎn)品系列,包括其 Spartan®,Artix®和Zynq®系列,旨在滿(mǎn)足下一代應用對于任意互聯(lián)、傳感器融合、精確控制、圖像處理、分析、安全性與保密性的需求。   當今的嵌入式視覺(jué)和工業(yè)物聯(lián)網(wǎng)應用需要收集、整理并分析來(lái)自眾多不同傳感器的數據,從而提供切實(shí)可行的信息把握。不管是調整廠(chǎng)房多
  • 關(guān)鍵字: Xilinx  FPGA  

基于Xilinx V5的DDR2數據解析功能實(shí)現

  • 基于Xilinx V5的DDR2數據解析功能實(shí)現,摘要:介紹了一種基于Xilinx V5芯片的硬件板卡上,利用Verilog硬件編程語(yǔ)言,來(lái)實(shí)現DDR2對數據文件解析的目的:分析了CPCI總線(xiàn)與FPGA之間的通信特點(diǎn);然后根據收到的數據文件要求,介紹了DDR2的使用方法;最后介紹了對
  • 關(guān)鍵字: Xilinx Verilog  DDR2  數據解析  信號波形  

Zynq-7000的柔性直流輸電橋臂控制器設計

  • Zynq-7000的柔性直流輸電橋臂控制器設計, 引言柔性直流輸電技術(shù)是基于電壓源換流器(VSC)的新一代直流輸電技術(shù),通過(guò)控制IGBT的通斷來(lái)實(shí)現子模塊投切狀態(tài)的轉換。閥控系統的橋臂控制器根據接收到的子模塊16位電容電壓和32位狀態(tài)信息,生成子模塊控制指令,并
  • 關(guān)鍵字: Xilinx Zynq-7000  FPGA  ARM  AXI4  Linux  橋臂控制器  

采用Zynq SoC實(shí)現Power-Fingerprinting 網(wǎng)絡(luò )安全性

  • 驅動(dòng)工業(yè)物聯(lián)網(wǎng) (IIoT) 的“任意連接”實(shí)現了超高速增長(cháng),這不僅僅只是連接眾多迥然不同的設備。這還與跨各種廣泛應用收集、分析和操作的數
  • 關(guān)鍵字: Zynq SoC  Power-Fingerprinting  網(wǎng)絡(luò )安全性  

大咖云集Xilinx大學(xué)十載慶典,暢談可編程大趨勢

  •   Xilinx中國大學(xué)項目(XUP)已經(jīng)十周年了!近日,“OpenHW2016開(kāi)源硬件與全可編程技術(shù)論壇暨Xilinx中國大學(xué)合作十周年慶典”在上海舉行。公司CTO(首席技術(shù)官)、硬蛋CTO等重量級人物親臨現場(chǎng),200多名來(lái)自全國各地的學(xué)者專(zhuān)家出席了會(huì )議。   Xilinx公司CTO Ivo Bolsen在主題講演中指出:Xilinx成功秘訣之一是FPGA使65nm及以下工藝芯片的投資收益率(RoI)得到保證。因為過(guò)去十幾年來(lái),半導體市場(chǎng)年均增長(cháng)率只有1%,,但半導體業(yè)研發(fā)
  • 關(guān)鍵字: Xilinx  無(wú)人機  

Xilinx收購Auviz Systems,FPGA與GPU之戰終于要開(kāi)始

  • 眼看FPGA和GPU的大戰即將來(lái)臨,而此時(shí)英特爾在其中扮演著(zhù)非常重要的角色,天平隨時(shí)會(huì )因為英特爾而發(fā)生變化。
  • 關(guān)鍵字: Xilinx  FPGA  
共795條 10/53 |‹ « 8 9 10 11 12 13 14 15 16 17 » ›|

xilinx zynq介紹

您好,目前還沒(méi)有人創(chuàng )建詞條xilinx zynq!
歡迎您創(chuàng )建該詞條,闡述對xilinx zynq的理解,并與今后在此搜索xilinx zynq的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>