<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx zynq

Xilinx SDSoC支持16nm ZynqUltrascale+ MPSoC軟件定義編程

  •   全可編程技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX)) 今天宣布推出 SDSoC™開(kāi)發(fā)環(huán)境2016.1版,支持Zynq系列SoC和MPSoC 使用 C和C++語(yǔ)言進(jìn)行軟件定義編程,并支持近期新推出的16nm Zynq® UltraScale+™ MPSoC。此外,該新版環(huán)境還憑借系統級特性分析工具,將編譯時(shí)間縮減一半,從而實(shí)現了生產(chǎn)力的大幅提升。   賽靈思公司 SDSoC產(chǎn)品市場(chǎng)營(yíng)銷(xiāo)與規劃經(jīng)理Nick Ni表示:&ldq
  • 關(guān)鍵字: Xilinx  SDSoC  

Xilinx擴大16nm UltraScale+ 產(chǎn)品路線(xiàn)圖為數據中心新增加速強化技術(shù)

  •   全可編程技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司 (Xilinx, Inc.)今天宣布擴展其16nm UltraScale+™ 產(chǎn)品路線(xiàn)圖,面向數據中心新增加速強化技術(shù)。其成品將可以提供賽靈思業(yè)界領(lǐng)先的16nmFinFET+ FPGA與集成式高帶寬存儲器 (HBA) 的強大組合優(yōu)勢,并支持最近剛剛宣布推出的加速緩存一致性互聯(lián) (CCIX) 技術(shù)。CCIX由7家業(yè)界龍頭企業(yè)聯(lián)合推出,旨在實(shí)現與多處理器架構協(xié)同使用的加速架構。增強型加速技術(shù)將支持高效的異構計算,致力于滿(mǎn)足數據中心工作負載最苛刻的要求
  • 關(guān)鍵字: Xilinx  UltraScale+  

基于高速串行接口的雷達信號采集回放系統

  • 針對雷達現場(chǎng)中復雜多變的電磁信號難以及時(shí)分析處理,本文提出了一種基于高速串行接口的雷達中頻信號采集回放系統。該系統充分利用JESD204B高速串行接口和吉比特收發(fā)器,通過(guò)Xilinx Virtex FPGA芯片對其進(jìn)行控制,實(shí)現雷達中頻信號的高速、高精度、可靠、穩定采集和回放,有效地解決了高速數據流并行傳輸時(shí)存在碼間串擾的問(wèn)題。
  • 關(guān)鍵字: 高速串行接口  采集回放  Xilinx Virtex-6  201606  

高通150億美元出手Xilinx?賽靈思謠傳要被并、股價(jià)飆近6%

  •   可程式邏輯元件廠(chǎng)商Xilinx, Inc.傳出并購謠言,激勵其股價(jià)跳漲近6%,成為費城半導體指數今(24)日漲幅最高的成分股?! arron`s.com、Investor`s Business Daily等外電24日報導,Street Insider發(fā)表了一篇文章指稱(chēng),消息謠傳有買(mǎi)主提議要以150億美元并購Xilinx。對此,Cowen & Co.半導體分析師Timothy Arcuri認為,高通(Qualcomm Inc.)顯然是潛在買(mǎi)主?! rcuri表示,雖然文章內容并未特別提到,但
  • 關(guān)鍵字: 高通  Xilinx  

Xilinx擴展SmartConnect技術(shù)為16nm UltraScale+器件實(shí)現20%-30%性能突破

  •   All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. )今天宣布推出Vivado® Design Suite2016.1 的 HLx版本。該全新套件新增了 SmartConnect技術(shù)支持,能為UltraScale™和UltraScale+產(chǎn)品組合帶來(lái)前所未有的高性能。Vivado Design Suite2016.1版本包含SmartConnect技術(shù)擴展,可解決高性能數百萬(wàn)系統邏輯單元設計中的系統互聯(lián)瓶頸,從而讓UltraScale和U
  • 關(guān)鍵字: Xilinx  SmartConnect  

Xilinx與IBM通過(guò)SuperVesselOpenPOWER開(kāi)發(fā)云平臺實(shí)現 FPGA加速

  •   All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX)) 與 IBM(NYSE: IBM)公司今天聯(lián)合宣布將通過(guò)SuperVesselOpenPOWER開(kāi)發(fā)云平臺實(shí)現 FPGA加速。內置在 SuperVessel 中的賽靈思 SDAccel? 開(kāi)發(fā)環(huán)境,將為包括大數據分析和機器學(xué)習等性能要求嚴苛應用的開(kāi)發(fā)
  • 關(guān)鍵字: Xilinx  FPGA  

Xilinx推出業(yè)界最靈活最全面的以太網(wǎng)產(chǎn)品系列 支持數據中心互聯(lián)、服務(wù)提供商和企業(yè)應用

  •   全可編程技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司 (Xilinx, Inc.) 今天宣布針對數據中心互聯(lián)、服務(wù)提供商和企業(yè)應用推出業(yè)界最靈活最全面的以太網(wǎng)產(chǎn)品系列。賽靈思的完整 IP產(chǎn)品系列包括25GBASE-CR/KR、50GBASE-CR2/KR2、100GBASE-CR4/KR4 IP,以及新推出的集成式100G以太網(wǎng)MAC與RS-FEC IP。作為該產(chǎn)品系列的最新成員,賽靈思集成式100G 以太網(wǎng) MAC與RS-FEC&
  • 關(guān)鍵字: Xilinx  以太網(wǎng)  

Xilinx演示 56G PAM4 收發(fā)器技術(shù)迎接下一代以太網(wǎng)部署

  •   全可技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司 (Xilinx, Inc. ) 今天宣布運用四級脈沖幅度調制 (PAM4) 傳輸機制并采用 56G 收發(fā)器技術(shù)開(kāi)發(fā)了一款16nm FinFET+ 可編程器件。針對下一代線(xiàn)路速率,PAM4 解決方案是業(yè)界公認的最具可擴展性的信令協(xié)議,其能夠將現有基礎架構的帶寬提升一倍,從而助力推動(dòng)新一輪光互聯(lián)和銅線(xiàn)互聯(lián)以太網(wǎng)的部署。賽靈思正在推廣與展示超越一般PM4可用性的 56G 技術(shù)創(chuàng )新,協(xié)助培訓供應商和生態(tài)系統成員,使其為相關(guān)技術(shù)轉型做好準備。   賽靈思公司 SerDe
  • 關(guān)鍵字: Xilinx  收發(fā)器  

Xilinx 拓展生態(tài)系統和平臺強化嵌入式視覺(jué)和工業(yè)物聯(lián)網(wǎng)產(chǎn)品組合

  •   All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.)今天宣布通過(guò)拓展生態(tài)系統和硬件平臺進(jìn)一步擴大了其面向嵌入式視覺(jué)和工業(yè)物聯(lián)網(wǎng)市場(chǎng)的產(chǎn)品組合。此次發(fā)布強化了賽靈思于2015年公開(kāi)推出的賽靈思最新16nm Zynq® UltraScale+™ MPSoC和軟件定義SDSoC™開(kāi)發(fā)環(huán)境。這些新產(chǎn)品、開(kāi)發(fā)環(huán)境加上更為龐大生態(tài)系統的完美組合,讓賽靈思客戶(hù)能夠在快速發(fā)展的嵌入式視覺(jué)和工業(yè)物聯(lián)網(wǎng)市場(chǎng)中,開(kāi)發(fā)出高度差異化和高度靈活的應用。
  • 關(guān)鍵字: Xilinx  工業(yè)物聯(lián)網(wǎng)  

Xilinx 發(fā)布數據中心生態(tài)系統投資計劃致力于進(jìn)一步壯大云計算及NFV加速解決方案

  •   賽靈思公司(Xilinx, Inc.)今天宣布一項新的數據中心生態(tài)系統投資計劃,并由賽靈思旗下的投資機構“Xilinx 技術(shù)投資 (Xilinx Technology Ventures)”全權執行。該計劃主要用于技術(shù)投資,以豐富賽靈思的數據中心產(chǎn)品與服務(wù),并促進(jìn)行業(yè)創(chuàng )新,加速產(chǎn)品上市進(jìn)程及降低總擁有成本。新計劃專(zhuān)門(mén)針對新興工作負載應用解決方案,如機器學(xué)習、圖像及視頻處理、數據分析、存儲數據庫加速以及網(wǎng)絡(luò )加速等。   作為該計劃的一部分,賽靈思近期完成了數據中心生態(tài)系統的首次投
  • 關(guān)鍵字: Xilinx  FPGA   

Xilinx宣布實(shí)現收發(fā)器技術(shù)新突破 為數據中心互聯(lián)帶來(lái)更高成本效益

  •   賽靈思公司今天宣布其收發(fā)器技術(shù)有了新的突破,將為數據中心互聯(lián)帶來(lái)更高的成本效益。賽靈思的Virtex® UltraScale™器件符合25GE、50GE和100GE銅線(xiàn)及背板IEEE以及相關(guān)規范要求,并支持數據中心長(cháng)達5米長(cháng)的銅纜連接以及1米長(cháng)的背板互聯(lián)。有關(guān)規范包括IEEE 802.3bj 100GBASE-CR4/KR4、IEEE 802.3by 25GBASE-CR/CR-S/KR/KR-S、25 Gigabit Ethernet Consortium 50GBASE-CR2
  • 關(guān)鍵字: Xilinx  以太網(wǎng)  

Xilinx發(fā)貨業(yè)界首批高端FinFET FPGA:16nm Virtex UltraScale+器件

  •   賽靈思公司(NASDAQ:XLNX)今天宣布其 Virtex? UltraScale+? FPGA面向首批客戶(hù)開(kāi)始發(fā)貨,這是業(yè)界首款采用臺積公司(TSMC)16FF+工藝制造的高端FinFET FPGA。賽靈思在UltraScale+產(chǎn)品系列與設計工具上一直與100多家客戶(hù)積極接觸,目前已向其中60多家客戶(hù)發(fā)貨器件和/或開(kāi)發(fā)板。Virtex UltraScale+器件加上Zynq? UltraScale+ MPSoC和Kintex?
  • 關(guān)鍵字: Xilinx  FPGA  

Xilinx 帶領(lǐng)多核協(xié)會(huì ) OpenAMP 小組加速異構系統開(kāi)發(fā)進(jìn)程

  •   All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. )今天宣布其已經(jīng)加入多核協(xié)會(huì ) (MCA) OpenAMP 工作組。該工作組成立之目的是致力于打造一家標準機構,以提升異構系統開(kāi)發(fā)的生產(chǎn)力并加速其上市進(jìn)程。多核協(xié)會(huì )總裁 Markus Levy 表示:“我們熱烈歡迎賽靈思幫助建立和領(lǐng)導這一全新 MCA OpenAMP 工作組,其在 FPGA 和 SoC 解決方案方面的豐富經(jīng)驗將為異構系統的開(kāi)發(fā)帶來(lái)重要貢獻。”   賽靈思的 OpenA
  • 關(guān)鍵字: Xilinx  OpenAMP   

Zynq MPSoC得到 Xen 管理程序支持

  •   賽靈思最新?Zynq?器件采用?Xen?管理程序,但選擇這種開(kāi)源虛擬化方案的關(guān)鍵在于其支持能力?! ∽髡撸篠teven?H.?VanderLeest  DornerWorks?公司首席運營(yíng)官  Steve.VanderLeest@DornerWorks.com  Xen?開(kāi)源管理程序是一種功能齊全的虛擬化技術(shù),通常用于云計算,最近才進(jìn)入嵌入式系統領(lǐng)域。DornerWorks?在新型?Zynq??
  • 關(guān)鍵字: Zynq  MPSoC  

采用 Zynq SoC 測試新型存儲器技術(shù)芯片

  •   基于賽靈思 ZC706 評估套件的平臺被證實(shí)用作高通的 MRAM 測試,足夠快速靈活?! ∽髡撸築otao Lee 資深工程師 高通科技 blee@qti.qualcomm.com  Baodong Liu 高級工程師 高通科技 baodongl@qti.qualcomm.com  Wah Hsu 資深工程師 高通科技 wahh@qti.qua
  • 關(guān)鍵字: Zynq  SoC   
共795條 12/53 |‹ « 10 11 12 13 14 15 16 17 18 19 » ›|

xilinx zynq介紹

您好,目前還沒(méi)有人創(chuàng )建詞條xilinx zynq!
歡迎您創(chuàng )建該詞條,闡述對xilinx zynq的理解,并與今后在此搜索xilinx zynq的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>