<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx zynq

漫談xilinx FPGA 配置電路

  •   這里要談的時(shí)xilinx的spartan-3系列FPGA的配置電路。當然了,其它系列的FPGA配置電路都是大同小異的,讀者可以類(lèi)推,重點(diǎn)參考官方提供的datasheet,畢竟那才是最權威的資料。這里特權同學(xué)只是結合自己的理解,用通俗的語(yǔ)言作一點(diǎn)描述。   所謂典型,這里要列出一個(gè)市面上最常見(jiàn)的spartan-3的xc3s400的配置電路。所有spartan-3的FPGA配置電路的鏈接方式都是一樣的。Xc3s400是40萬(wàn)門(mén)FPGA,它的Configuration   Bitstream雖然只有1.
  • 關(guān)鍵字: xilinx  FPGA  

Xilinx“OpenHW 2015”為教育與創(chuàng )業(yè)帶來(lái)頭腦風(fēng)暴

  •   2015年7月低,山東威海,260余名來(lái)自全國的高校師生參加了OpenHW 2015(開(kāi)源硬件與嵌入式計算論壇)。該論壇的主辦方是Xilinx(賽靈思)公司大學(xué)計劃部,協(xié)辦方是哈爾濱工業(yè)大學(xué)威海校區和依元素公司,Digilent、ARM、Imagination、ADI等公司贊助。   Xilinx的發(fā)展   Xilinx公司全球大學(xué)計劃高級總監Patrick Lysaght指出,多年來(lái),Xilinx的大學(xué)計劃吸引了眾多高校的參與,一些高校還與Xilinx有課程共建活動(dòng)。目前,Xilinx大學(xué)計
  • 關(guān)鍵字: Xilinx  OpenHW   

弄潮六大趨勢,Xilinx帶你進(jìn)入未來(lái)世界!

  •   你注意到了嗎? 賽靈思官方網(wǎng)站大變臉了! http://china.xilinx.com/applications/megatrends.html   從里到外舊貌換新顏的中英文網(wǎng)站,標志著(zhù)賽靈思持續推動(dòng)的企業(yè)轉型進(jìn)入了一個(gè)新的時(shí)代,同時(shí)也意味著(zhù)賽靈思將公司的重心移向了改變我們日常生活世界的六類(lèi)重要“大趨勢”領(lǐng)域。其中包括:   1. 5G 無(wú)線(xiàn)   2. SDN/NFV網(wǎng)絡(luò )   3. 視頻及視覺(jué)   4. 先進(jìn)駕駛員輔助系統 (ADAS)   5. 工業(yè)物聯(lián)網(wǎng)
  • 關(guān)鍵字: Xilinx  5G   

Xilinx 宣布Vivado設計套件開(kāi)始支持16nm UltraScale+產(chǎn)品早期試用

  •   All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布,Vivado®設計套件開(kāi)始支持包括Zynq® UltraScale+和Kintex® UltraScale+器件在內的16nm UltraScale™+產(chǎn)品組合的早期試用。該Vivado早期試用版工具已與UltraScale+ ASIC級可編程邏輯進(jìn)行了協(xié)同優(yōu)化,能夠充分發(fā)揮量產(chǎn)級UltraScale+器件的優(yōu)勢,進(jìn)而利用整個(gè)目錄中的
  • 關(guān)鍵字: Xilinx  Vivado  

Xilinx加入工業(yè)互聯(lián)網(wǎng)聯(lián)盟

  •   賽靈思公司(Xilinx)宣布加入工業(yè)互聯(lián)網(wǎng)聯(lián)盟(Industrial Internet Consortium,IIC),共同協(xié)作推動(dòng)工業(yè)物聯(lián)網(wǎng)(IIoT)通用架構和框架。面向IIoT系統,賽靈思AllProgrammable標準型解決方案融軟件可編程功能、實(shí)時(shí)處理、硬件優(yōu)化和兼具保密性與安全性的任意互連功能為一體。工業(yè)互聯(lián)網(wǎng)聯(lián)盟于2014年由AT&T、思科(Cisco)、通用電氣(General Electric)、IBM和英特爾(Intel)共同創(chuàng )立,致力于加速并協(xié)調各種優(yōu)先發(fā)展事項,并加
  • 關(guān)鍵字: Xilinx  工業(yè)互聯(lián)網(wǎng)  

Xilinx宣布開(kāi)放SDSoC開(kāi)發(fā)環(huán)境

  •   All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布推出正式版(Public Access Release)SDSoC™開(kāi)發(fā)環(huán)境,將Zynq® SoC和MPSoC用戶(hù)擴展至廣泛的系統和軟件工程師社群。SDSoC開(kāi)發(fā)環(huán)境是賽靈思SDx™軟件定義開(kāi)發(fā)環(huán)境系列成員之一,包括擴展庫、開(kāi)發(fā)板、設計服務(wù)生態(tài)系統支持,可實(shí)現嵌入式C/C++語(yǔ)言應用開(kāi)發(fā)。該SDSoC™開(kāi)發(fā)環(huán)境正式版還強化了集成設
  • 關(guān)鍵字: Xilinx  SDSoC  

Xilinx與中國移動(dòng)研究院合作開(kāi)發(fā)5G無(wú)線(xiàn)網(wǎng)絡(luò )NGFI

  •   賽靈思公司(NASDAQ:XLNX)今天宣布與中國移動(dòng)研究院(CMRI)就下一代前傳接口(NGFI)的開(kāi)發(fā)簽署合作備忘錄(MOU),雙方在中國移動(dòng)研究院舉辦的NGFI研討會(huì )上舉行了隆重的簽約儀式。隨著(zhù)5G寬帶多天線(xiàn)系統的出現,Xilinx和CMRI正結合C-RAN、大型天線(xiàn)系統和3DMIMO等新興技術(shù),共同研究開(kāi)發(fā)新型無(wú)線(xiàn)網(wǎng)絡(luò )前傳接口的關(guān)鍵技術(shù)和組件。   中國移動(dòng)研究院首席科學(xué)家易芝玲博士表示“現在是時(shí)候重新考慮前傳解決方案了,這對解決CRAN部署所面臨的主要挑戰至關(guān)重要。我們正在努力
  • 關(guān)鍵字: Xilinx  5G  

Xilinx稱(chēng):Intel收購Altera將給Xilinx帶來(lái)更大優(yōu)勢

  •   近日,英特爾以167億美元收購Altera,終于塵埃落定。作為FPGA兩大廠(chǎng)商,Altera的老對手Xilinx未來(lái)的命運會(huì )如何,引起了人們的關(guān)注。   Xilinx是目前FPGA的最大廠(chǎng)商,其產(chǎn)品主要在高端的市場(chǎng),特別是通信市場(chǎng)占據近50%市場(chǎng)份額,是無(wú)線(xiàn)市場(chǎng)半導體器件的No. 1. 有線(xiàn)市場(chǎng)的No.3。此次英特爾收購Altera,勢必會(huì )大力發(fā)展通信領(lǐng)域的業(yè)務(wù),這會(huì )不會(huì )對Xilinx造成影響呢?甚至有人猜測,Altera被收購了,FPGA廠(chǎng)商命運不定,Xilinx也會(huì )被收購。   Xilinx公
  • 關(guān)鍵字: Xilinx  Altera  

如何將RTOS添加到您的Zynq SoC設計中

  •   1 什么是實(shí)時(shí)操作系統?   實(shí)時(shí)操作系統是確定的,意思是指系統需要在明確的截止時(shí)間內做出響應。這種確定性很重要,其原因有多種,例如,如果最終應用正在監控工業(yè)流程,那么必須在特定時(shí)段內對事件做出響應,工業(yè)控制系統就屬于這類(lèi)情況。   可根據滿(mǎn)足截止時(shí)間的能力對RTOS進(jìn)一步分類(lèi)為三種不同類(lèi)型的RTOS,每種類(lèi)型都以不同方式滿(mǎn)足截止時(shí)間。在hard RTOS中,錯過(guò)截止時(shí)間被視為系統錯誤。而對于firm RTOS就不是這樣,偶爾錯過(guò)截止時(shí)間是可以接受的。在soft RTOS中,錯過(guò)一次截止時(shí)間會(huì )減少
  • 關(guān)鍵字: RTOS  SDK  信號量  Zynq  μC/OS-III  

Tcl在Vivado中的應用

  •   Xilinx的新一代設計套件 Vivado 相比上一代產(chǎn)品 ISE, 在運行速度、算法優(yōu)化和功能整合等很多方面都有了顯著(zhù)地改進(jìn)。 但是對初學(xué)者來(lái)說(shuō),新的約束語(yǔ)言 XDC 以及腳本語(yǔ)言 Tcl 的引入則成為了快速掌握 Vivado 使用技巧的最大障礙,以至于兩年多后的今天,仍有很多用戶(hù)缺乏升級到 Vivado 的信心。   本文介紹了 Tcl 在 Vivado 中的基礎應用,希望起到拋磚引玉的作用,指引使用者在短時(shí)間內快速掌握相關(guān)技巧,更好地發(fā)揮 Vivado 在 FPGA 設計中的優(yōu)勢。   1
  • 關(guān)鍵字: Xilinx  VivadoTcl  FPGA  cells  

用Xilinx Vivado HLS實(shí)現浮點(diǎn)復數QRD矩陣分解

  •   在數字信號處理領(lǐng)域,如自適應濾波、DPD系數計算、MIMO Decoder 等,常常需要矩陣解方程運算以獲得其系數,因此需對矩陣進(jìn)行求逆運算。然而,由于直接對矩陣求逆會(huì )導致龐大的運算量,所以在實(shí)際工程中往往需要先將矩陣分解成幾個(gè)特殊矩陣(正規正交矩陣或上、下三角矩陣以求其逆矩陣需要更小的運算量)的乘積。目前,QRD矩陣分解法是求一般矩陣全部特征值的最有效且廣泛應用的方法之一。它是將矩陣分解成一個(gè)正規正交矩陣Q與上三角形矩陣R,稱(chēng)為QRD矩陣分解。   由于浮點(diǎn)具有更大的數據動(dòng)態(tài)范圍,所以在眾多多算法
  • 關(guān)鍵字: Xilinx  Vivado   

基于Zynq的OLED驅動(dòng)設計

  •   OLED具備自發(fā)光、不需背光源、對比度高、厚度薄、視角廣、反應速度快、可用于撓曲性面板、使用溫度范圍廣、構造及制程較簡(jiǎn)單等優(yōu)異特性,被認為是下一代的平面顯示器新興應用技術(shù)。目前OLED的驅動(dòng)大部分都是基于STM系列ARM芯片和傳統FPGA芯片。為適應Xilinx最新平臺Zynq的人機交互需要,提出一種基于Zynq的OLED驅動(dòng)設計方法。文章闡述了OLED的特性和SPI控制方式,給出了設計流程和硬件電路圖。利用Zynq的PL部分完成了OLED驅動(dòng)的IP核,利用Zynq的PS部分實(shí)現了OLED的驅動(dòng)程序設
  • 關(guān)鍵字: Zynq  OLED  

FPGA是什么

  •   FPGA是英文Field Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA——工作原理   FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)概念,內部包括可配置邏輯模塊CLB(Configurable Logic
  • 關(guān)鍵字: FPGA  Xilinx  FPGA是什么  

安富利借助新點(diǎn)播視頻擴大X-fest技術(shù)培訓覆蓋面

  •   2014年9月至2015年1月期間,6,000多名來(lái)自全球各地的工程師(其中4,000名來(lái)自亞洲)參加了安富利在全球37個(gè)城市舉辦的X-fest 系列技術(shù)研討會(huì ),聽(tīng)取了有關(guān)采用 Xilinx® 7系列、Zynq®-7000 All Programmable SoC 和 UltraScale™系列器件進(jìn)行設計的專(zhuān)家指導。   安富利公司 (Avnet, Inc.) 旗下?tīng)I運機構安富利電子元件亞洲 (Avnet Electronics Marketing Asia) 今天起還
  • 關(guān)鍵字: Xilinx  UltraScale  

SDSoC使Xilinx嵌入式處理器大降門(mén)檻

  •   最近,Xilinx發(fā)布了面向其嵌入式處理器Zynq的SDSoC開(kāi)發(fā)環(huán)境(http://dyxdggzs.com/article/270768.htm),目的是使不懂硬件的系統架構師和軟件架構師也能直接使用Zynq,在Zynq上用C/C++編程。而過(guò)去,只能通過(guò)HDL(高層次語(yǔ)言)的RTL(寄存器傳輸級)語(yǔ)言來(lái)編程,一般的軟件工程師很難掌握。   為了展示SDSoC的強大性,Zynq業(yè)務(wù)發(fā)展經(jīng)理羅霖(下圖)向大家演示了軟件開(kāi)發(fā)便捷性,只見(jiàn)不到十分鐘,羅霖就編好了一款視頻程序,并沖著(zhù)攝像頭揮手
  • 關(guān)鍵字: Xilinx  SDSoC  
共795條 14/53 |‹ « 12 13 14 15 16 17 18 19 20 21 » ›|

xilinx zynq介紹

您好,目前還沒(méi)有人創(chuàng )建詞條xilinx zynq!
歡迎您創(chuàng )建該詞條,闡述對xilinx zynq的理解,并與今后在此搜索xilinx zynq的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>