利用Xilinx Zynq SoC簡(jiǎn)化您的“熱”測試

本文介紹一種使用Zynq SoC和賽靈思IP核簡(jiǎn)化高速光學(xué)收發(fā)器模塊熱測試的方法。

隨著(zhù)數據中心內部光學(xué)收發(fā)器模塊的傳輸速度提高到前所未有的高度，數據中心內每個(gè)機架的溫度也在不斷大幅上升。機架中有多個(gè)這種發(fā)熱的高速模塊堆疊在一起，加之有多個(gè)機架并排擺放，這樣，溫度倍增。溫度的急劇上升可能會(huì )導致超過(guò)芯片的熱限制，從而造成災難性的芯片故障，繼而對整個(gè)數據中心系統產(chǎn)生不利影響。因此，工程師在設計光學(xué)收發(fā)器模塊時(shí)必須考慮到熱屬性。設計人員必須要將注意力集中在熱源上，并嘗試用模塊級甚至機架級的高效冷卻方法對熱源加以控制。

工程師在測試光學(xué)模塊的熱屬性時(shí)通常有兩種選擇。他們可以使用復雜的網(wǎng)絡(luò )數據生成器來(lái)創(chuàng )建高速(10-Gbps)鏈路，然后對光學(xué)模塊的熱屬性進(jìn)行測試;或者充分利用具有可調預設電壓和電流的“熱等效”模塊，這樣無(wú)需使用真正的高速數據即可仿真模擬熱學(xué)條件并評估熱屬性。

這兩種方案都不夠理想。第一種方案需要專(zhuān)業(yè)的高速網(wǎng)絡(luò )數據生成器，因此操作起來(lái)成本很高;而第二種方法又太抽象。熱等效模塊無(wú)法完全反映物理交換行為所引起的溫度變化。

不過(guò)，最近我的團隊在愛(ài)爾蘭阿爾卡特朗訊貝爾實(shí)驗室通過(guò)使用賽靈思Zynq®-7000全可編程SoC 平臺和賽靈思IP核完成光學(xué)模塊的熱屬性測試工作，從根本上簡(jiǎn)化了這一過(guò)程。我們來(lái)仔細了解一下如何成功簡(jiǎn)化測試。

預設計分析

這種熱測試的基本要求是不斷用10Gbps數據激發(fā)XFP光收發(fā)器，同時(shí)使用IR攝相頭跟蹤和描述溫度變化特性。

我選擇賽靈思ZC706評估板作為開(kāi)發(fā)主機，因為主器件——即Zynq-7000 SoC XC7Z045(速度等級-2)上的GTX收發(fā)器可以輕松達到10Gbps的單線(xiàn)數據傳輸速率。Zynq SoC器件包含一個(gè)采用ARM®內核的處理系統(PS)和一個(gè)Kintex®-7FPGA可編程邏輯(PL)架構。首先， PL晶片上的資源足以處理10Gbps雙工數據傳輸。然后，我們可在日后需要的時(shí)候使用PS生成特定用戶(hù)數據模式。

我們的熱學(xué)團隊將一塊Finisar XFP評估板用作光學(xué)收發(fā)器的外殼。該FDB-1022評估板可作為功能強大的評估主板，能夠很好地評估最先進(jìn)的10Gbps XFP光學(xué)收發(fā)器。SMA連接器可用于差分數據輸入和輸出。該評估板經(jīng)配置后可直接通過(guò)SMA連接器連接1/64時(shí)鐘(即，156.25 MHz = 10 GHz/64)，進(jìn)而為模塊提供時(shí)鐘。

系統設計

在進(jìn)行FPGA開(kāi)發(fā)工作的七年時(shí)間里，

圖1 – 所建議的系統的方框圖，包含連接實(shí)例。

我發(fā)現盡可能多地使用賽靈思內核可以顯著(zhù)縮短設計周期。在本設計中，我采取了相同的策略，并從集成式誤碼率測試器(IBERT)內核開(kāi)始著(zhù)手。您可利用該內核進(jìn)行數據模式的生成和驗證，從而評估Zynq SoC上的GTX收發(fā)器。然后，為了對設計正確布線(xiàn)，我創(chuàng )建了一個(gè)基于混合模式時(shí)鐘管理器(MMCM)內核的相位對齊時(shí)鐘分布單元，可同時(shí)對FPGA架構上的GTX收發(fā)器和XFP評估板上的光學(xué)收發(fā)器提供時(shí)鐘。圖1為系統方框圖。

針對該設計項目，我使用了賽靈思的老式工具ISE®設計套件，并分三步完成這項工作。

第一步，使用CORE Generator™工具創(chuàng )建IBERT內核。這里提供了一些針對該IBERT 7系列GTX(ChipScope™ Pro)IBERT內核的關(guān)鍵設置。在我的設計中，IBERT系統時(shí)鐘來(lái)自開(kāi)發(fā)板上的外部時(shí)鐘源，即200MHz差分時(shí)鐘，P引腳位置= H9，N引腳位置= G9。GTX時(shí)鐘模式獨立于QUAD 111;并且我將線(xiàn)路速率設置為最大速率= 10Gbps。我把GTX的參考時(shí)鐘設置為

Refclk = 156.25 MHz，且Refclk時(shí)鐘源= MGTREFCLK1 111。

第二步，我使用CORE Generator創(chuàng )建了一個(gè)MMCM內核。首先必須正確設置該工具的時(shí)鐘向導。為此，我將時(shí)鐘特性設置為頻率綜合和相位對齊。輸入時(shí)鐘必須與開(kāi)發(fā)板上的系統時(shí)鐘相同 (即200MHz)。我還將目標派生時(shí)鐘設置為156.25MHz，占空比設置為50%。我使用兩個(gè)額外信號(RESET和LOCKED)來(lái)控制和指明MMCM內核。

圖2 – ChipScope Pro屏幕截圖

第三步，用賽靈思工具對所有元素進(jìn)行集成。在本項目中，我使用的是ISE設計套件14.4。以后我打算改用Vivado®設計套件，以便最大程度地提高芯片性能。

我首先在ISE中創(chuàng )建一個(gè)新的項目，然后將IBERT內核文件夾(example_ibert_gtx.vhd、ib- ert_gtx _top.ucf、ibert_core. ngc和icon_zynq.ngc)移動(dòng)到ISE項目中。然后，從MMCM內核文件夾(步驟2)將mmcm_core. vhd添加到ISE項目。再然后，將example_ibert_gtx.vhd用作頂層模塊，對mmcm_core進(jìn)行實(shí)例化，并將三個(gè)新信號(CLK_ OUTPUT_P、CLK_OUTPUT_N和LED_REFCLK)添加到設計中，隨后在ibert_gtx_top.ucf中進(jìn)行相應的引腳分配。

系統測試

在生成.bit文件后，FPGA設計就可隨時(shí)用于仿真具有10Gbps鏈路的XFP光學(xué)收發(fā)器。我把兩塊開(kāi)發(fā)板連接起來(lái)(如圖1所示)，然后打開(kāi)ChipScope Pro分析器，用新建的.bit文件配置器件。接下來(lái)，雙擊IBERT控制板，會(huì )彈出一個(gè)新的圖形用戶(hù)界面(如圖2所示)。我們可以使用該界面對預定義的數據模式進(jìn)行優(yōu)化，例如Clk 2x (1010….)，以及偽隨機二進(jìn)制序列(PRBS)，進(jìn)而徹底評估光學(xué)收發(fā)器的熱性能。

通過(guò)將賽靈思內核與ZC706評估板結合起來(lái)使用，即可輕松構建用以評估高速光學(xué)收發(fā)器的測試平臺。在本設計中，我們展示了對單個(gè)XFP模塊的評估。不過(guò)，您可以直接應用這種設計方法來(lái)快速構建一個(gè)用來(lái)測試多個(gè)光學(xué)收發(fā)器模塊的邏輯內核。