EEPW首頁(yè) >>
主題列表 >>
jesd204b
jesd204b 文章 進(jìn)入jesd204b技術(shù)社區
【做信號鏈，你需要了解的高速信號知識（一）】為什么要使用LVDS或JESD204B標準？
- 信號鏈是連接真實(shí)世界和數字世界的橋梁。隨著(zhù)ADC采樣率和采樣精度的提升，接口芯片的信號傳輸速度也越來(lái)越快，高速信號傳輸的各種挑戰慢慢浮現出來(lái)了。作為一個(gè)信號鏈設計或驗證工程師，這些基本概念你一定要知道。相比傳統的CMOS傳輸技術(shù)，在信號鏈中引入LVDS或JESD204B，可以實(shí)現更高的信號傳輸速率，更低的功耗，具備更好的抗干擾性 (信噪比更佳)，而且線(xiàn)束數量會(huì )大幅降低。LVDS（Low-Voltage Differential Signaling ,低電壓差分信號）是美國國家半導體（National Se
- 關(guān)鍵字： 信號鏈 高速信號 LVDS JESD204B
PolarFireR FPGA Splash套件的JESD204B串行接口標準
- Microchip的PolarFireR FPGA產(chǎn)品業(yè)界認證具有出色可靠的低功率、高安全性組件，一直被廣泛應用于有線(xiàn)和無(wú)線(xiàn)通信、國防、航空、工業(yè)嵌入式、人工智能、圖像處理等不同范疇。本文將介紹如何在PolarFire Splash套件上實(shí)現JESD204B獨立設計，并搭配GUI演示應用的電路板。此設計是使用PolarFire高速構建的參考設計收發(fā)器模塊，以及CoreJESD204BTX和CoreJESD204BRX IP內核。它在運行時(shí)透過(guò)收發(fā)器將CoreJESD204BTX數據發(fā)送到CoreJESD2
- 關(guān)鍵字： PolarFire FPGA Splash套件 JESD204B 串行接口
基于A(yíng)D9680的寬帶高動(dòng)態(tài)全數字雷達接收機設計
- 針對某寬帶雷達數字接收機對帶寬、動(dòng)態(tài)、處理速度、多通道等指標的需求，設計了一種基于新型ADC器件AD9680的寬帶高動(dòng)態(tài)全數字雷達接收機驗證平臺。文中首先在搭建的平臺上對AD9680進(jìn)行全帶寬模式和數字下變頻模式的性能驗證與結果分析，根據分析結果提出改善AD9680動(dòng)態(tài)性能的方案;其次，對AD9680兩個(gè)通道之間的同步性做了驗證，并提出了一種針對雙通道時(shí)間偏差的優(yōu)化方法。各項結果表明，AD9680能滿(mǎn)足某寬帶雷達的應用需求。
- 關(guān)鍵字： AD9680 寬帶雷達數字接收機 JESD204B 數字下變頻 雙通道同步
基于JESD204協(xié)議的高速串行采集系統
- 摘要 在通信設施、成像設備、工業(yè)儀器儀表等需要大量數據的系統中，要求數據轉換級提供越來(lái)越寬的分辨率和越來(lái)越高的采樣率。并行接口的物理布局和串行LVDS方法的比特率限制，給設計人員帶來(lái)技術(shù)障礙。文中基于Xili
- 關(guān)鍵字： GTX Xilinx VertX6 JESD204B
ADI時(shí)鐘抖動(dòng)衰減器優(yōu)化JESD204B串行接口功能
- Analog Devices, Inc.，全球領(lǐng)先的高性能信號處理解決方案供應商，最近推出一款高性能時(shí)鐘抖動(dòng)衰減器HMC7044，其支持JESD204B串行接口標準，適用于連接基站設計中的高速數據轉換器和現場(chǎng)可編程門(mén)陣列(FPGA)。JESD204B接口專(zhuān)門(mén)針對高數據速率系統設計需求而開(kāi)發(fā)，3.2 GHz HMC7044時(shí)鐘抖動(dòng)衰減器內置可以支持和增強該接口標準特性的獨特功能。HMC7044提供50 fs抖動(dòng)性能，可改善高速數據轉換器的信噪比和動(dòng)態(tài)范圍。該器件提供14路低噪聲且可配置的輸出，可以靈活地
- 關(guān)鍵字： Analog Devices JESD204B
選擇合適的轉換器：JESD204B與LVDS對比
- 1 為不同應用提供不同選擇 對于數據轉換器的高速串行傳輸，不同的應用有不同的選擇。十多年來(lái)，數據轉換器制造商一直選擇LVDS作為主要差分信號技術(shù)。盡管有些LVDS應用可使用更高的數據速率，但目前該市場(chǎng)上的轉換器廠(chǎng)商可提供的最大LVDS數據速率仍然為0.8至1 Gbps。LVDS技術(shù)一直難以滿(mǎn)足轉換器的帶寬要求。LVDS受TIA/EIA 644A規范控制，這是一項LVDS核心制造商的行業(yè)標準。該規范可作為設計人員的最佳實(shí)踐指南，提高不同廠(chǎng)商的LVDS發(fā)送器及接收器兼容性。同樣，沒(méi)有完全遵守LVDS
- 關(guān)鍵字： JESD204B LVDS 轉換器 FPGA PHY
通過(guò)整合數字前端和JESD204B的TI高集成度片上系統 (SoC) 將數據采集速度提升3倍
- 在要求高速數據生成和采集的市場(chǎng)中，性能是關(guān)鍵。為了讓模數轉換器 (ADC)、數模轉換器 (DAC) 以及模擬前端 (AFE) 實(shí)現更簡(jiǎn)易的直接連接，德州儀器 (TI) 日前宣布推出基于KeyStoneTM的高集成度66AK2L06片上系統 (SoC) 解決方案，為行業(yè)帶來(lái)更多選擇。66AK2L06 SoC集成了JESD204B接口標準，讓總體電路板封裝尺寸實(shí)現了高達66%的縮減。該集成也可幫助航空電子、防御系統、醫療以及測試與測量等市場(chǎng)領(lǐng)域的用戶(hù)開(kāi)發(fā)出具有更高性能同時(shí)能耗減少高達50% 的產(chǎn)品。此外，
- 關(guān)鍵字： 德州儀器 JESD204B
詳解JESD204B串行接口時(shí)鐘需求及其實(shí)現方法
- 隨著(zhù)數模轉換器的轉換速率越來(lái)越高，JESD204B串行接口已經(jīng)越來(lái)越多地廣泛用在數模轉換器上，其對器件時(shí)鐘和同步時(shí)鐘之間的時(shí)序關(guān)系有著(zhù)嚴格需求。本文就重點(diǎn)講解了JESD204B數模轉換器的時(shí)鐘規范，以及利用TI公司的芯片實(shí)現其時(shí)序要求。 1. JESD204B介紹 1.1 JESD204B規范及其優(yōu)勢 JESD204是基于SerDes($174.9800)的串行接口標準，主要用于數模轉換器和邏輯器件之間的數據傳輸，其最早的版本是JESD204A，現在是JESD204Bsubclass
- 關(guān)鍵字： JESD204B 數模轉換器
理解JESD204B協(xié)議
- 在使用我們的最新模數轉換器 (ADC) 和數模轉換器 (DAC) 設計系統時(shí)，我已知道了很多有關(guān) JESD204B 接口標準的信息，這些器件使用該協(xié)議與 FPGA 通信。此外，我還在 E2E 上的該欄目下閱讀了各種技術(shù)文章及其它博客文章，明白了為什么 JESD204B 是 LVDS 和 CMOS 接口的后續產(chǎn)品。 有一個(gè)沒(méi)有深入討論的主題就是解決 ADC 至 FPGA 和 FPGA 至 DAC 鏈路問(wèn)題的協(xié)議部分，這兩種鏈路本來(lái)就是相同的 TX 至 RX 系統。作為一名應用工程師，我所需要的就是
- 關(guān)鍵字： JESD204B FPGA DAC
| 共15條 1/1 1 |
jesd204b介紹
您好，目前還沒(méi)有人創(chuàng )建詞條jesd204b!
歡迎您創(chuàng )建該詞條，闡述對jesd204b的理解，并與今后在此搜索jesd204b的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對jesd204b的理解，并與今后在此搜索jesd204b的朋友們分享。 創(chuàng )建詞條
jesd204b相關(guān)帖子
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473