<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx zynq

僅有16nm還不夠,Xilinx在下一代FPGA/SoC中加入多種猛料

  •   2月底,Xilinx發(fā)布了下一代16nm產(chǎn)品特點(diǎn)的新聞:《Xilinx憑借新型存儲器、3D-on-3D 和多處理SoC技術(shù)在16nm繼續遙遙領(lǐng)先》(http://dyxdggzs.com/article/270122.htm),大意是說(shuō),Xilinx新的16nm FPGA和SoC中,將會(huì )采用新型存儲器UltraRAM, 3D晶體管(FinFET)和3D封裝,Zynq會(huì )出多處理器產(chǎn)品MPSoC,因此繼28nm和20nm之后,繼續在行業(yè)中保持領(lǐng)先,打破了業(yè)內這樣的規則:Xilinx和競爭對手在工藝上
  • 關(guān)鍵字: Xilinx  FPGA  

Xilinx與Xylon聯(lián)合發(fā)布2D/3D環(huán)視系統自動(dòng)多攝像頭圖形拼接IP

  • 2015年3月6日,中國北京 - All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))攜手Xylon公司今天共同宣布推出最新面向2D/3D環(huán)視系統的業(yè)界領(lǐng)先的自動(dòng)多攝像頭圖形拼接IP。采用logiOWL IP的Automotive logiADAK 3.0 高級駕駛員輔助開(kāi)發(fā)套件,能幫助一級汽車(chē)電子供應商和OEM生產(chǎn)商在數秒內精確完成整車(chē)多攝像頭校準。 logiADAK 3.0汽車(chē)駕駛員輔助套件中的新型logiOWL IP基于Zynq
  • 關(guān)鍵字: Xilinx  Xylon  駕駛員輔助    

Xilinx:FPGA和SoC顛覆傳統控制

  •   FPGA的特點(diǎn)是擅長(cháng)做信號的并行處理和硬件加速。Xilinx亞太區Zynq業(yè)務(wù)發(fā)展經(jīng)理羅霖認為,在電機方面,由于現在中高端的機器人、數控機床等會(huì )用到六軸及以上的電機,這方面基本是FPGA一統天下。而三軸、四軸方案有時(shí)會(huì )看到x86、DSP和FPGA方案并存。   圖1 機器人的智能控制示意圖   中國現在四軸方案多一些,但是未來(lái)會(huì )向中高端去做。因為現在中國的電子元器件加工,食品飲料生產(chǎn)線(xiàn)、汽車(chē)生產(chǎn)線(xiàn)還主要靠采購國外設備,未來(lái)會(huì )逐漸國產(chǎn)化。   “針對工廠(chǎng)自動(dòng)化設備、高端數控機床、機
  • 關(guān)鍵字: Xilinx  FPGA  

權威調查(七):軟件是促成更多客戶(hù)使用FPGA的原因

  •   Xilinx亞太區銷(xiāo)售及市場(chǎng)副總裁楊飛在2014歲末如此總結:以前FPGA廠(chǎng)商的目標是填補ASIC和ASSP空白,現在我們說(shuō)取代ASIC、ASSP,而我們現在要做的就是,不僅是硬件,還有軟件方面,讓系統級的架構工程師和軟件編程工程師也能夠直接使用FPGA?! ilinx亞太區銷(xiāo)售及市場(chǎng)副總裁楊飛  因為FPGA到今天為止,從來(lái)不乏風(fēng)險投資公司的介入,但是三十多年以來(lái),初創(chuàng )企業(yè)總是做不成、長(cháng)不大,根本原因和最大挑戰不是說(shuō)FPGA公司是硬件公司,因為我們根本是一家搞軟件的公司。FPGA就是把硬件變成軟件
  • 關(guān)鍵字: Xilinx  FPGA  NI  

Xilinx憑借新型存儲器、3D-on-3D 和多處理SoC技術(shù)在16nm繼續遙遙領(lǐng)先

  •   All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司今日宣布,其16nm UltraScale+™ 系列FPGA、3D IC和MPSoC憑借新型存儲器、3D-on-3D和多處理SoC(MPSoC)技術(shù),再次實(shí)現了領(lǐng)先一代的價(jià)值優(yōu)勢。為實(shí)現更高的性能和集成度,UltraScale+ 系列還采用了全新的互聯(lián)優(yōu)化技術(shù)——SmartConnect。這些新的器件進(jìn)一步擴展了賽靈思的UltraScale產(chǎn)品系列 (現從20nm 跨越至 16nm FPGA、SoC
  • 關(guān)鍵字: Xilinx  SoC  

FPGA設計開(kāi)發(fā)軟件ISE使用技巧之:ISE軟件的設計流程

  •   6.3 ISE軟件的設計流程   Xilinx公司的ISE軟件是一套用以開(kāi)發(fā)Xilinx公司的FPGA&CPLD的集成開(kāi)發(fā)軟件,它提供給用戶(hù)一個(gè)從設計輸入到綜合、布線(xiàn)、仿真、下載的全套解決方案,并很方便地同其他EDA工具接口。   其中,原理圖輸入用的是第三方軟件ECS;狀態(tài)圖輸入用的是StateCAD;HDL綜合可以使用Xilinx公司開(kāi)發(fā)的XST、Synopsys公司開(kāi)發(fā)的FPGA Express和Synplicity公司的Synplify/Synplify Pro等;測試激勵可以是圖
  • 關(guān)鍵字: FPGA  Xilinx  ISE  

Xilinx宣布400萬(wàn)邏輯單元元件出貨

  •   美商賽靈思(Xilinx)宣布400萬(wàn)邏輯單元元件出貨,可提供等同于5,000萬(wàn)以上ASIC邏輯閘,元件容量更比競爭產(chǎn)品高出4倍。首批出貨的Virtex UltraScale VU440 FPGA是新一代ASIC及復雜的SOC原型設計與模擬仿真的好選擇。除了具備等同于5,000萬(wàn)的ASIC邏輯閘及高I/O腳數,Virtex UltraScale VU440 FPGA更運用了UltraScale架構的類(lèi)ASIC時(shí)脈、新一代布線(xiàn)技術(shù)及各種邏輯模塊強化功能,提供元件使用率,適用于A(yíng)SIC原型設計和大型模擬仿
  • 關(guān)鍵字: Xilinx  ARM  VU440  

基于Microblaze的經(jīng)典設計匯總,提供軟硬件架構、流程、算法

  •   Microblaze嵌入式軟核是一個(gè)被Xilinx公司優(yōu)化過(guò)的可以嵌入在FPGA中的RISC處理器軟核,具有運行速度快、占用資源少、可配置性強等優(yōu)點(diǎn),廣泛應用于通信、軍事、高端消費市場(chǎng)等領(lǐng)域。支持CoreConnect總線(xiàn)的標準外設集合。Microblaze處理器運行在150MHz時(shí)鐘下,可提供125 D-MIPS的性能,非常適合設計針對網(wǎng)絡(luò )、電信、數據通信和消費市場(chǎng)的復雜嵌入式系統。本文介紹基于Microblaze的設計實(shí)例,供大家參考。   雙Microblaze軟核處理器的SOPC系統設計
  • 關(guān)鍵字: RISC  Xilinx  GPIO  

基于MicroBlaze軟核的FPGA片上系統設計

  •   Xilinx公司的MicroBlaze 32位軟處理器核是支持CoreConnect總線(xiàn)的標準外設集合。MicroBlaze處理器運行在150MHz時(shí)鐘下,可提供125 D-MIPS的性能,非常適合設計針對網(wǎng)絡(luò )、電信、數據通信和消費市場(chǎng)的復雜嵌入式系統。   1 MicroBlaze的體系結構   MicroBlaze 是基于Xilinx公司FPGA的微處理器IP核,和其它外設IP核一起,可以完成可編程系統芯片(SOPC)的設計。MicroBlaze 處理器采用RISC架構和哈佛結構的32位指令和
  • 關(guān)鍵字: MicroBlaze  Xilinx  FPGA  

基于MicroBlaze嵌入式Web服務(wù)器設計

  •   1 引言   由于Internet技術(shù)的滲透,嵌入式系統正變得越來(lái)越智能化并具有越來(lái)越多的網(wǎng)絡(luò )友好特性。Web技術(shù)的飛速發(fā)展,給嵌入式系統進(jìn)入Internet提供絕佳的途徑。在現場(chǎng)儀表和企業(yè)設備層應用嵌入式技術(shù)是企業(yè)監控系統的發(fā)展趨勢。與現場(chǎng)總線(xiàn)技術(shù)相比,嵌入式技術(shù)不僅為開(kāi)發(fā)者提供了大量的工具和函數庫,而且減少了傳統的客戶(hù)端,減少了二次開(kāi)發(fā)的工作量;而把嵌入式技術(shù)和Internet技術(shù)結合起來(lái),使得整個(gè)工控網(wǎng)絡(luò )易于和Internet實(shí)現無(wú)縫連接;現在多數企業(yè)控制網(wǎng)絡(luò )是通過(guò)專(zhuān)用線(xiàn)路進(jìn)行數據通信,其通信
  • 關(guān)鍵字: MicroBlaze  Xilinx  FPGA  

迎向SDN與NFV FPGA早已做好準備

  •   網(wǎng)路速度與資料訊息呈現暴炸性的成長(cháng),從資料中心、網(wǎng)通乃至于電信業(yè)者無(wú)不被這樣的發(fā)展洪流所影響,這也使得晶片業(yè)者們開(kāi)始采取了一些動(dòng)作,FPGA(可編程邏輯閘陣列)領(lǐng)導供應商Xilinx(賽靈思)可以說(shuō)是其中之一。    ?   Xilinx有線(xiàn)通訊部門(mén)總監Gilles Garcia指出,近年來(lái)相當熱門(mén)的SDN(軟體定義網(wǎng)路)與NFV(網(wǎng)路功能虛擬化)預計將在2015年創(chuàng )造近100億美金的產(chǎn)值,這對于相關(guān)產(chǎn)業(yè)而言,無(wú)疑是相當大的機會(huì )。他進(jìn)一步談到,看待SDN或是NFV,還是可以分成軟體
  • 關(guān)鍵字: Xilinx  SDN  NFV  FPGA  

Xilinx亞太區副總裁楊飛稱(chēng)業(yè)界最大半導體器件下月發(fā)貨

  •   賽靈思公司亞太區銷(xiāo)售與市場(chǎng)副總裁楊飛先生在CSIA-ICCAD 2014 (中國集成電路設計業(yè)2014年會(huì )暨中國內地與香港集成電路產(chǎn)業(yè)協(xié)作發(fā)展高峰論壇)展示手中的賽靈思ASIC級UltraScale 系列產(chǎn)品, 其中包括業(yè)界最大容量的半導體器件 ——20nm Virtex UltraScale VU440 3D IC。 楊飛同時(shí)也發(fā)布了一個(gè)激動(dòng)人心的消息:VU440樣片已經(jīng)出貨并計劃于2015年 1月(也就是下個(gè)月)交付客戶(hù),敬請期待。   楊飛表示, 3D 芯片在世界范圍內
  • 關(guān)鍵字: Xilinx  FPGA  ASIC  

S2C展示基于Virtex-7 2000T 和Zynq的AXI-4原型驗證套件

  •        圖片說(shuō)明:Xilinx亞太區渠道銷(xiāo)售總監林世兆先生參加在CSIA-ICCAD 2014   并參觀(guān)相關(guān)合作伙伴的及客戶(hù)的展位。圖為其參觀(guān)業(yè)界領(lǐng)先的FPGA快速驗證解決方案提供商S2C 的展位。   S2C 公司展示的是基于Virtex-7 2000T 和Zynq 的AXI-4原型驗證套件。 該套件是為開(kāi)發(fā)基于 ARM 的設備和應用程序的工程師設計的。   林世兆先生對S2C 所展示的AXI-4套件非常欣賞,認為其為基于A(yíng)RM Cortex-A9 處理器開(kāi)發(fā)的設計者提供
  • 關(guān)鍵字: Virtex-7  Zynq  ARM  

基于FPGA的電力諧波檢測設計

  •   基于FFT算法的電力系統諧波檢測裝置,大多采用DSP芯片設計。DSP芯片是采用哈佛結構設計的一種CPU,運算能力很強,速度很快;但是其順序 執行的模式限制了其進(jìn)行FFT運算的速度。而現場(chǎng)可編程邏輯門(mén)陣列(Field Programmable Gate Array, FPGA)在近年來(lái)獲得了突飛猛進(jìn)的發(fā)展,目前已成為實(shí)現數字系統的主流平臺之一。與DSP相比,FPGA最大的優(yōu)勢就是可以進(jìn)行并行計算。在進(jìn)行FFT 這類(lèi)并行運算為主的算法時(shí),采用FPGA的優(yōu)勢不言而喻。用FPGA實(shí)現FFT算法進(jìn)行諧波檢測成為
  • 關(guān)鍵字: Xilinx  FPGA  DSP  

東亞LTE設備需求強勁 FPGA業(yè)者喜迎4G商機

  •   東亞地區長(cháng)程演進(jìn)計畫(huà)(LTE)設備需求,驅動(dòng)現場(chǎng)可編程閘陣列(FPGA)業(yè)者營(yíng)收攀升。2014年中國大陸及臺灣陸續啟動(dòng)LTE商轉,帶動(dòng)龐大的LTE設備購置及基礎建設投資潮,深耕通訊領(lǐng)域有成的FPGA業(yè)者也趁著(zhù)這波潮流搭上順風(fēng)車(chē),大發(fā)LTE財。   賽靈思(Xilinx)亞太區銷(xiāo)售與市場(chǎng)副總裁楊飛表示,中國大陸于2013年底發(fā)放LTE營(yíng)運牌照后,業(yè)界都在引頸期盼這個(gè)全球最大的內需市場(chǎng)將為L(cháng)TE供應鏈帶來(lái)一波新氣象;果不其然,2014年中國大陸三大電信營(yíng)運商陸續啟動(dòng)LTE商轉,加上臺灣LTE網(wǎng)路也隨后開(kāi)
  • 關(guān)鍵字: Xilinx  FPGA  LTE  
共795條 15/53 |‹ « 13 14 15 16 17 18 19 20 21 22 » ›|

xilinx zynq介紹

您好,目前還沒(méi)有人創(chuàng )建詞條xilinx zynq!
歡迎您創(chuàng )建該詞條,闡述對xilinx zynq的理解,并與今后在此搜索xilinx zynq的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>