EEPW首頁(yè) >>
主題列表 >>
verilog-hdl
verilog-hdl 文章 進(jìn)入verilog-hdl技術(shù)社區
基于Verilog語(yǔ)言的等精度頻率計設計

- 引言 傳統測量頻率的方法主要有直接測量法、分頻測量法、測周法等,這些方法往往只適用于測量一段頻率,當被測信號的頻率發(fā)生變化時(shí),測量的精度就會(huì )下降。本文提出一種基于等精度原理的測量頻率的方法,在整個(gè)頻率測量過(guò)程中都能達到相同的測量精度,而與被測信號的頻率變化無(wú)關(guān)。本文利用FPGA(現場(chǎng)可編程門(mén)陣列)的高速數據處理能力,實(shí)現對被測信號的測量計數;利用單片機的運算和控制能力,實(shí)現對頻率、周期、脈沖寬度的計算及顯示?! 〉染葴y量原理等精度測量的一個(gè)最大特點(diǎn)是測量的實(shí)際門(mén)控時(shí)間不是一個(gè)固定值,而
- 關(guān)鍵字: Verilog FPGA
基于Verilog FPGA 流水燈設計

- 1 功能概述 流水廣告燈主要應用于LED燈光控制。通過(guò)程序控制LED的亮和滅, 多個(gè)LED燈組成一個(gè)陣列,依次逐個(gè)點(diǎn)亮的時(shí)候像流水一樣,所以叫流水燈。由于其形成美觀(guān)大方的視覺(jué)效果,因此廣泛應用于店鋪招牌、廣告、大型建筑夜間裝飾、景觀(guān)裝飾等?! ≡贔PGA電路設計中,盡管流水燈的設計屬于比較簡(jiǎn)單的入門(mén)級應用,但是其運用到的方法,是FPGA設計中最核心和最常用部分之一,是FPGA設計必須牢固掌握的基礎知識。從這一步開(kāi)始,形成良好的設計習慣,寫(xiě)出整潔簡(jiǎn)潔的代碼,對于FPGA設計師來(lái)說(shuō)至
- 關(guān)鍵字: Verilog FPGA
用硬件描述語(yǔ)言設計復雜數字電路的優(yōu)點(diǎn)
- 以前的數字邏輯電路及系統的規模的比較小而且簡(jiǎn)單,用電路原理圖輸入法基本足夠了。但是一般工程師需要手工布線(xiàn),需要熟悉器件的內部結構和外部引線(xiàn)特點(diǎn),才能達到設計要求,這個(gè)工作量和設計周期都不是我們能想象的?,F在設計要求的時(shí)間和周期都很短,用原理圖這個(gè)方法顯然就不符合實(shí)際了。
- 關(guān)鍵字: Verilog HDL 虛擬接口聯(lián)盟
基于FPGA實(shí)現CPCI數據通信
- 本文設計的系統采用PLX公司生產(chǎn)的CPCI協(xié)議轉換芯片PCI9054,通過(guò)Verilog HDL語(yǔ)言在FPGA中產(chǎn)生相應的控制信號,完成對數據的快速讀寫(xiě),從而實(shí)現了與CPCI總線(xiàn)的高速數據通信。
- 關(guān)鍵字: CPCI協(xié)議轉換 Verilog FPGA
verilog-hdl介紹
您好,目前還沒(méi)有人創(chuàng )建詞條verilog-hdl!
歡迎您創(chuàng )建該詞條,闡述對verilog-hdl的理解,并與今后在此搜索verilog-hdl的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條,闡述對verilog-hdl的理解,并與今后在此搜索verilog-hdl的朋友們分享。 創(chuàng )建詞條
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
