<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> verilog-hdl

基于串口通訊的Verilog設計

  • 1 串口通信基本特點(diǎn)隨著(zhù)多微機系統的應用和微機網(wǎng)絡(luò )的發(fā)展，通信功能越來(lái)越顯得重要。串行通信是在一根傳輸線(xiàn)上一位一位地傳送信息.這根線(xiàn)既作數據線(xiàn)又作聯(lián)絡(luò )線(xiàn)。串行通信作為一種主要的通信方式，由于所用的傳輸線(xiàn)少
  • 關(guān)鍵字： Verilog  串口通訊    

基于Verilog HDL語(yǔ)言的32X8 FIFO設計

  • 摘要:介紹了FIFO的基本概念、設計方法和步驟,采用了一種新穎的讀、寫(xiě)地址寄存器和雙體存儲器的交替讀、寫(xiě)機制,實(shí)現了FIFO的基本功能,同時(shí)使本32X8 FIFO擁有可同時(shí)讀、寫(xiě)的能力,完全基于Verilog HDL語(yǔ)言實(shí)現了電路功能
  • 關(guān)鍵字： Verilog  32X8  FIFO  HDL    

基于Verilog HDL語(yǔ)言的CAN總線(xiàn)控制器設計及驗證

  • 摘要：在此利用VerilogHDL設計了一款CAN總線(xiàn)控制器，首先根據協(xié)議把整個(gè)CAN總線(xiàn)控制器劃分為接口邏輯管理、寄...
  • 關(guān)鍵字： CAN總線(xiàn)  控制器  FPGA  Verilog  HDL  

Verilog HDL設計自動(dòng)數據采集系統

  • 隨著(zhù)數字時(shí)代的到來(lái)，數字技術(shù)的應用已經(jīng)滲透到了人類(lèi)生活的各個(gè)方面。數字系統發(fā)展在很大程度上得益于器件和集成技術(shù)的發(fā)展，著(zhù)名的摩爾定律(Moores Law)的預言也在集成電路的發(fā)展過(guò)程中被印證了，數字系統的設計理
  • 關(guān)鍵字： Verilog  HDL  自動(dòng)  數據采集系統    

基于Verilog HDL語(yǔ)言的CAN總線(xiàn)控制器設計及驗證

  • 摘要：在此利用Verilog HDL設計了一款CAN總線(xiàn)控制器，首先根據協(xié)議把整個(gè)CAN總線(xiàn)控制器劃分為接口邏輯管理、寄存器邏輯和CAN核心模塊3個(gè)模塊，然后用Verilog HDL硬件描述語(yǔ)言設計了各個(gè)功能模塊，并使用Modelsim軟件
  • 關(guān)鍵字： 控制器  設計  驗證  總線(xiàn)  CAN  Verilog  HDL  語(yǔ)言  基于  

基于ESL并采用System C和System Verilog的設計流程

  • 　ESL解決方案的目標在于提供讓設計人員能夠在一種抽象層次上對芯片進(jìn)行描述和分析的工具和方法，在這種抽象層次上，設計人員可以對芯片特性進(jìn)行功能性的描述，而沒(méi)有必要求助于硬件（RTL）實(shí)現的具體細節。 當今
  • 關(guān)鍵字： System  Verilog  ESL  設計流程    

科銳發(fā)布Verilog-A無(wú)線(xiàn)射頻器件模型

  • 科銳公司(Nasdaq: CREE)宣布推出適用于 GaN 無(wú)線(xiàn)射頻器件的全新 Verilog-A 非線(xiàn)性器件模型，該模型專(zhuān)為安捷倫的 ADS 以及 AWR 的 Microwave Office 等領(lǐng)先無(wú)線(xiàn)射頻設計平臺而研發(fā)。全新器件模型能夠支持更為復雜的電路仿真，包括最新寬帶調制包絡(luò )分析和4G 蜂窩通信的多模式無(wú)線(xiàn)射頻功率放大器。
  • 關(guān)鍵字： 科銳  無(wú)線(xiàn)射頻  Verilog-A  

基于Verilog實(shí)現電器定時(shí)開(kāi)關(guān)控制

  • 1、前言隨著(zhù)當今社會(huì )工作和生活節奏的加快，人們對許多電器、儀器、設備的自動(dòng)化要求也越來(lái)越高，但現 ...
  • 關(guān)鍵字： Verilog  電器  定時(shí)開(kāi)關(guān)  控制  

Verilog代碼驗證的全面性與代碼覆蓋率分析

  • Verilog代碼驗證的全面性與代碼覆蓋率分析,對于復雜的設計來(lái)說(shuō)，Verilog代碼覆蓋率檢查是檢查驗證工作是否完全的重要方法，代碼覆蓋率（codecoverge）可以指示Verilog代碼描述的功能有多少在仿真過(guò)程中被驗證過(guò)了，代碼覆蓋率分析包括以下分析內容。1、語(yǔ)句覆
  • 關(guān)鍵字： 代碼  分析  覆蓋率  驗證  Verilog  全面性  

Verilog串口UART程序

  • Verilog串口UART程序,==========================================================================
    //-----------------------------------------------------
    // Design Name : uart
    // File Name : uart.v
    // Function : S
  • 關(guān)鍵字： 程序  UART  串口  Verilog  

采用Verilog的數字跑表設計

  • 本節通過(guò)Verilog HDL語(yǔ)言編寫(xiě)一個(gè)具有“百分秒、秒、分”計時(shí)功能的數字跑表，可以實(shí)現一個(gè)小時(shí)以?xún)染_至百 ...
  • 關(guān)鍵字： Verilog  數字跑表  

Verilog模擬PS2協(xié)議的方法

  • Verilog模擬PS2協(xié)議的方法,PS2協(xié)議讀鍵盤(pán)值相當簡(jiǎn)單嘛，比模擬SPI、I2C簡(jiǎn)單多了...下面介紹一下具體過(guò)程.1.明確接線(xiàn)關(guān)系，只需接4根線(xiàn)，VCC要+5V，3.3我測試過(guò)不能用，時(shí)鐘和數據線(xiàn)要用bidir雙向口線(xiàn)，FPGA可以不用外接上拉電阻。另外，USB鍵盤(pán)
  • 關(guān)鍵字： 方法  協(xié)議  PS2  模擬  Verilog  

可以將第三方的IP(來(lái)自VHDL或Verilog)吸納到NI Fl

  • 如果適配器模塊是由NI公司開(kāi)發(fā)的，那么不需要任何VHDL或其他硬件描述語(yǔ)言的經(jīng)驗。所有的FPGA編程均通過(guò)NI LabVIEW FPGA模塊和NI-RIO驅動(dòng)程序軟件以圖形化的方式完成。如果該適配器模塊是由第三方開(kāi)發(fā)的，則或許提供定
  • 關(guān)鍵字： FlexRIO  Verilog  VHDL  IP    

MATHWORKS推出基于MATLAB生成HDL代碼的產(chǎn)品

  • MathWorks近日宣布推出HDL Coder，該產(chǎn)品支持MATLAB 自動(dòng)生成 HDL 代碼，允許工程師利用廣泛應用的 MATLAB 語(yǔ)言實(shí)現 FPGA 和 ASIC 設計。MathWorks還宣布推出了HDL Verifier，該產(chǎn)品包含用于測試 FPGA 和 ASIC 設計的 FPGA 硬件在環(huán)功能。有了這兩個(gè)產(chǎn)品，MathWorks現在可提供利用 MATLAB 和 Simulink 進(jìn)行 HDL 代碼生成和驗證的能力。
  • 關(guān)鍵字： MathWorks  FPGA  HDL  

基于FPGA和Verilog的液晶顯示控制器設計

  • 液晶顯示器由于具有低壓、微功耗、顯示信息量大、體積小等特點(diǎn)，在移動(dòng)通信終端、便攜計算機、GPS衛星定位系統等領(lǐng)域有廣泛用途，成為使用量最大的顯示器件。液晶顯示控制器作為液晶驅動(dòng)電路的核心部件通常由集成電路
  • 關(guān)鍵字： 控制器  設計  液晶顯示  Verilog  FPGA  基于  
共205條 10/14 |‹ « 5 6 7 8 9 10 11 12 13 14 »

verilog-hdl介紹

您好，目前還沒(méi)有人創(chuàng )建詞條verilog-hdl!
歡迎您創(chuàng )建該詞條，闡述對verilog-hdl的理解，并與今后在此搜索verilog-hdl的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

Verilog-Hdl    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>