EEPW首頁(yè) >>
主題列表 >>
verilog-hdl
verilog-hdl 文章 進(jìn)入verilog-hdl技術(shù)社區
基于FPGA步進(jìn)電機驅動(dòng)控制系統的設計
- 通過(guò)對步進(jìn)電機的驅動(dòng)控制原理的分析，利用Verilog語(yǔ)言進(jìn)行層次化設計，最后實(shí)現了基于FPGA步進(jìn)電機的驅動(dòng)控制系統。該系統可以實(shí)現步進(jìn)電機按既定角度和方向轉動(dòng)及定位控制等功能。仿真和綜合的結果表明，該系統不但可以達到對步進(jìn)電機的驅動(dòng)控制，同時(shí)也優(yōu)化了傳統的系統結構，提高了系統的抗干擾能力和穩定性，可用于工業(yè)自動(dòng)化、辦公自動(dòng)化等應用場(chǎng)合。
- 關(guān)鍵字： 步進(jìn)電機 Verilog FPGA
帶I2C接口的時(shí)鐘IP核設計與優(yōu)化
- 采用FPGA可編程邏輯器件和硬件描述語(yǔ)言Verilog實(shí)現了時(shí)鐘IP核數據傳輸、調時(shí)和鬧鈴等功能設計.在此基礎上,分析和討論IP核功能仿真和優(yōu)化的方法,并通過(guò)Modelsim仿真工具和Design Compile邏輯綜合優(yōu)化工具對設計進(jìn)行仿真、綜合和優(yōu)化,證明了設計的可行性.
- 關(guān)鍵字： Verilog 時(shí)鐘IP核 Modelsim仿真
HDLC協(xié)議控制器的IP核方案及其實(shí)現
- 介紹了HDLC協(xié)議控制器的IP核方案及實(shí)現方法，分別對發(fā)送和接收模塊進(jìn)行了分析，給出了仿真波形圖。該設計采用Verilog HDL語(yǔ)言進(jìn)行描述，用ModelSim SE 6.0進(jìn)行了功能仿真。
- 關(guān)鍵字： IP核 Verilog HDLC協(xié)議控制器
Verilog HDL基礎之：Verilog HDL語(yǔ)言簡(jiǎn)介
- Verilog HDL是硬件描述語(yǔ)言的一種，用于數字電子系統設計。它允許設計者用它來(lái)進(jìn)行各種級別的邏輯設計，可以用它進(jìn)行數字邏輯系統的仿真驗證、時(shí)序分析、邏輯綜合。它是目前應用最廣泛的一種硬件描述語(yǔ)言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首創(chuàng )的。
- 關(guān)鍵字： VerilogHDL VHDL Verilog-XL 華清遠見(jiàn)
基于FPGA光電容積脈搏波參數檢測的IP核設計
- 文章簡(jiǎn)要介紹了從光電容積脈搏波中提取出的特征值有助于在醫學(xué)領(lǐng)域中分析人體的病理特征。為了檢測脈搏波的血流參數,整個(gè)系統采用Altera公司cyclone系列的FPGA開(kāi)發(fā)平臺,運用硬件語(yǔ)言Verilog HDL編程設計了波形參數的檢測模塊,通過(guò)設計IP核進(jìn)行數據處理并實(shí)現了脈搏波的實(shí)時(shí)檢測。使用了QuartusⅡ、Icarus verilog和GTKwave軟件進(jìn)行綜合仿真,并通過(guò)FPGA原型驗證。創(chuàng )新點(diǎn)在于采用FPGA通過(guò)硬件的方式提高了實(shí)時(shí)檢測的速度,降低了開(kāi)發(fā)成本,增強了可攜帶性。
- 關(guān)鍵字： 病理特征 Verilog 原型驗證
基于Verilog的SMBus總線(xiàn)控制器的設計與實(shí)現
- SMBus是一種高效的同步串行總線(xiàn)。通過(guò)分析SMBus總線(xiàn)協(xié)議，提出了一種運行于基于PCI-Express技術(shù)的橋接芯片上的SMBus控制器的設計方案，并且用Verilog語(yǔ)言描述，最后在A(yíng)ltera公司的FPGA上得以實(shí)現。通過(guò)仿真測試，證明該方法是穩定有效的。
- 關(guān)鍵字： SMBus總線(xiàn) Verilog 有限狀態(tài)機
基于至簡(jiǎn)設計法實(shí)現的PWM調制verilog
- 一、 功能描述 脈沖寬度調制(pulse width modelation)簡(jiǎn)稱(chēng)PWM，利用微處理器的數字輸出來(lái)對模擬電路進(jìn)行控制的一種非常有效的技術(shù)，廣泛應用在從測量、通信到功率控制與變換的許多領(lǐng)域中脈沖寬度調制是利用微處理器的數字輸出來(lái)對模擬電路進(jìn)行控制的一種非常有效的技術(shù)，廣泛應用在從測量、通信到功率控制與變換的許多領(lǐng)域中?！ ≡诒菊碌膽弥锌梢哉J為PWM就是一種方波。如圖所示： PWM波形圖 上圖是一個(gè)周期為10ms，高電平為
- 關(guān)鍵字： PWM verilog
verilog-hdl介紹
您好，目前還沒(méi)有人創(chuàng )建詞條verilog-hdl!
歡迎您創(chuàng )建該詞條，闡述對verilog-hdl的理解，并與今后在此搜索verilog-hdl的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對verilog-hdl的理解，并與今后在此搜索verilog-hdl的朋友們分享。 創(chuàng )建詞條
verilog-hdl電路
verilog-hdl相關(guān)帖子
verilog-hdl資料下載
verilog-hdl專(zhuān)欄文章
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473