EEPW首頁(yè) >>
主題列表 >>
soc
soc 文章 進(jìn)入soc技術(shù)社區
測試復雜的多總線(xiàn)SoC器件
- 使用多個(gè)復雜的總線(xiàn)已經(jīng)成為系統級芯片(SoC)器件的標準，這種總線(xiàn)結構的使用使測試工程師面臨處理多個(gè)時(shí)鐘域問(wèn)題的挑戰。早期器件的測試中，工程師可以依賴(lài)某些自動(dòng)化測試設備(ATE)的雙時(shí)域能力測試相對簡(jiǎn)單的總線(xiàn)結構。目前測試工程師面臨更復雜的SoC器件，這些器件反應了越來(lái)越多使用多個(gè)高速總線(xiàn)結構的趨勢。使用有效的技術(shù)和下一代測試系統，如Credence(科利登)的Octet，測試工程師能夠成功地管理與復雜SoC器件(如北橋器件)中多總線(xiàn)結構相關(guān)的獨立時(shí)鐘域。通過(guò)掌握ATE的能力，測試開(kāi)發(fā)過(guò)程中，測試工程師能
- 關(guān)鍵字： SoC SoC ASIC
低功耗SoC存儲器設計選擇
- 當今的設計師面對無(wú)數的挑戰：一方面他們必須滿(mǎn)足高技術(shù)產(chǎn)品不斷擴展的特性需求，另一方面卻不得不受到無(wú)線(xiàn)和電池裝置的電源限制。沒(méi)有任何技術(shù)在這方面的要求比SoC的設計更為明顯，在這種設計中，高級工藝比從前復雜的多。然而，上述技術(shù)造成了新的電源問(wèn)題?，F代SoC系統的關(guān)鍵之一就是：嵌入存儲器在芯片中的比例在不斷增長(cháng)。當存儲器開(kāi)始主導SoC時(shí)，應用節能技術(shù)使存儲器獲得系統電源變得十分重要。重要問(wèn)題之一就是：在系統結構方面，是嵌入系統存儲器還是把存儲器放在SoC之外。在以前的技術(shù)中，電源不是要考慮的一個(gè)主要因素，而成
- 關(guān)鍵字： Mosys SoC ASIC
基于A(yíng)RM內核的手持設備SoC
- 摘 要：本文研究并開(kāi)發(fā)了一款針對手持設備、內嵌ARM7TDMI內核的系統芯片。在設計這款芯片的過(guò)程中，MP3算法的軟硬件分割和芯片的低功耗設計是主要挑戰。本文介紹了該系統芯片的結構，并著(zhù)重介紹了軟硬件分割和低功耗設計技術(shù)。關(guān)鍵詞：系統芯片；低功耗；ARM；MP3 引言隨著(zhù)半導體技術(shù)的進(jìn)步和芯片設計方法—IP重用技術(shù)的出現，SoC在消費類(lèi)電子產(chǎn)品中已經(jīng)越來(lái)越普遍。本課題組去年啟動(dòng)了稱(chēng)為Garfield的SoC項目。Garfield定義為一款面向中低端PDA的
- 關(guān)鍵字： ARM MP3 低功耗 系統芯片 SoC ASIC
利用SoC單片機的多功能數據采集卡
- 摘 要：本文介紹了一種SoC單片機控制的多功能數據采集卡，在輸入通道中增加程控濾波、程控增益放大器和多級陷波電路，采集卡的功能選擇和參數改變均由SoC單片機軟件控制。本文給出了關(guān)鍵部分的電路圖、元件參數和實(shí)測數據。關(guān)鍵詞：SoC 單片機；程控放大；程控陷波 引言目前大多數的數據采集卡并不能適應工業(yè)控制現場(chǎng)或像野外那樣存在多種噪聲干擾的使用環(huán)境，特別是對50Hz工頻干擾及其諧波干擾無(wú)法起到抑制作用。在這種情況下，采集到的數據往往有很多錯誤或者采集卡無(wú)法正常工作。本數據采
- 關(guān)鍵字： SoC 單片機 程控放大 程控陷波 SoC ASIC
基于C*SoC200的32位稅控機專(zhuān)用系統芯片設計
- 摘 要：本文首先介紹了一個(gè)32位嵌入式稅控機專(zhuān)用系統芯片C3118的功能、結構和特點(diǎn)，然后分析了一個(gè)自動(dòng)化程度很高的SoC設計平臺——C*SoC200，對該平臺的主要結構和功能進(jìn)行了分析。關(guān)鍵詞：IP；SoC；平臺；仿真 引言2003年7月，中國國家質(zhì)量監督檢驗檢疫總局發(fā)布了由稅控機國家標準制定委員會(huì )制定的稅控收款機國家標準。并將陸續出臺一系列的管理法規。為了滿(mǎn)足國家標準的要求，各稅控機生產(chǎn)廠(chǎng)家都在積極使用32位MCU開(kāi)發(fā)符合新規范的稅控機。而32位的嵌入式稅控機專(zhuān)用
- 關(guān)鍵字： IP SoC 仿真 平臺 SoC ASIC
可重定位的基于事務(wù)的系統級驗證
- 功能驗證已經(jīng)成為開(kāi)發(fā)SoC的主要問(wèn)題。隨著(zhù)一些復雜SoC的規模超過(guò)兩千萬(wàn)門(mén)，以及對開(kāi)發(fā)和集成嵌入式軟件的需求持續增加，軟件模擬器已經(jīng)力所不及。在設計過(guò)程需要幾百萬(wàn)個(gè)時(shí)鐘周期來(lái)充分測試和驗證軟件功能的情況下，軟件仿真器的性能下降到1-5Hz。按照這種速率，軟件調試需要幾年的時(shí)間。如果設計項目組不能夠投入這么多的時(shí)間，則意味著(zhù)SoC芯片制造出來(lái)之后，在加電后的幾秒內就會(huì )出現錯誤?；谑聞?wù)的驗證允許代表單個(gè)或者多個(gè)時(shí)鐘周期的大量數據不經(jīng)多次調用而直接進(jìn)入模擬器，極大地提高了模擬性能。到目前為止，驗證環(huán)境都是基于
- 關(guān)鍵字： SoC
合理選擇SoC架構
- 找到價(jià)格、性能和功耗的最佳結合點(diǎn)實(shí)際上就確保贏(yíng)得了SoC設計，但說(shuō)起來(lái)容易做起來(lái)難。在實(shí)際可用的雙芯核架構、可編程加速器和數百萬(wàn)門(mén)FPGA出現以前，一種80:20法則用起來(lái)很奏效：如果計算負荷的80%為數據處理，那么選擇RISC架構，在RISC中實(shí)施信號處理。而當今面臨太多的架構選擇，差別甚微，用單一處理器架構來(lái)解決優(yōu)化問(wèn)題已不可能。一種較為成功的方法是通過(guò)將計算資源與特性集匹配來(lái)實(shí)現。將一種復雜系統映射到硅中，在相當程度上依賴(lài)于設計是在現有SoC上實(shí)現還是從頭做起。對于前一種情況，系統設計師應從了解四個(gè)
- 關(guān)鍵字： TI SoC ASIC
可配置系統級驗證環(huán)境加速SoC開(kāi)發(fā)
- 利用嵌入式硅IP可以縮短SoC設計所需的開(kāi)發(fā)時(shí)間，這已成為眾所公認的事實(shí)。但要從完工后的整個(gè)系統角度出發(fā)，整合及驗證來(lái)自多家廠(chǎng)商的元件，需要相當的時(shí)間和努力，然而它們卻常被忽略。這會(huì )對嵌入式軟件開(kāi)發(fā)人員造成額外負擔，因為他們需要SoC的外圍和接口以及處理器的精確模型，才能在設計投片之前，針對正在開(kāi)發(fā)的SoC，迅速完成應用固件的測試及除錯。如果SoC平臺以可配置處理器和外圍IP為基礎，這些IP又來(lái)自多家供貨商，這種情形就更加重要，因為設計人員必須確認在特定配置下，每個(gè)元件的功能不會(huì )影響到其它元件的工作。除此
- 關(guān)鍵字： ARC SoC ASIC
雙層AMBA總線(xiàn)設計及其在SoC芯片設計中的應用
- 摘 要：AMBA總線(xiàn)是目前主流的片上總線(xiàn)。本文給出的雙層AMBA總線(xiàn)設計能極大地提高總線(xiàn)帶寬，并使系統架構更為靈活。文章詳細介紹了此設計的實(shí)現，并從兩個(gè)方面對兩種總線(xiàn)方式進(jìn)行了比較。關(guān)鍵詞：雙層AMBA總線(xiàn);總線(xiàn)帶寬;SoC 引言一般說(shuō)來(lái)，SoC芯片是由片上芯核、用戶(hù)設計的IP核以及將這兩者集成在一起的總線(xiàn)組成的。片上芯核決定了使用何種片上總線(xiàn)以及芯片的體系結構。ARM系列嵌入式微處理器憑借其高性能、低功耗的特點(diǎn)占據了市場(chǎng)的主要份額，ARM7TDMI因其相對低廉的價(jià)格
- 關(guān)鍵字： SoC 雙層AMBA總線(xiàn) 總線(xiàn)帶寬 SoC ASIC
Cypress推出小體積高集成度PSoCTM器件
- 賽普拉斯半導體公司的子公司——賽普拉斯微系統公司 (Cypress MicroSystems) 近日宣布：其體積最小、集成度最高的可編程系統級芯片 (PSoCTM) 混合信號陣列已進(jìn)入批量生產(chǎn)銷(xiāo)售階段。除了4個(gè)可配置模擬部件和4個(gè)可配置數字部件之外，CY8C21x34器件還提供了用于程序存儲器的8K字節快閃存儲器和用于數據存儲的512字節SRAM，從而使其成為對成本敏感的消費類(lèi)和工業(yè)控制應用（比如觸摸感應控制屏、安全傳感器和控制、智能型溫度、壓力和流量傳感器、大型傳感器陣列、風(fēng)扇控制器和電池充電器等）的理
- 關(guān)鍵字： Cypress SoC ASIC
開(kāi)放核協(xié)議—IP核在SoC設計中的接口技術(shù)
- 摘 要：本文介紹了IP核的概念及其在SoC設計中的應用，討論了為提高IP核的復用能力而采用的IP核與系統的接口技術(shù)。 關(guān)鍵詞：SoC；IP核；OCP引言隨著(zhù)半導體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開(kāi)發(fā)上百萬(wàn)門(mén)級的單芯片，已能夠將系統級設計集成到單個(gè)芯片中即實(shí)現片上系統SoC。IP核的復用是SoC設計的關(guān)鍵，但困難在于缺乏IP核與系統的接口標準，因此，開(kāi)發(fā)統一的IP核接口標準對提高IP核的復用意義重大。本文簡(jiǎn)單介紹IP核概念，然后從接口標準的角度討論在SoC設計中提高I
- 關(guān)鍵字： IP核 OCP SoC SoC ASIC
soc介紹
SoC技術(shù)的發(fā)展
集成電路的發(fā)展已有40 年的歷史，它一直遵循摩爾所指示的規律推進(jìn)，現已進(jìn)入深亞微米階段。由于信息市場(chǎng)的需求和微電子自身的發(fā)展，引發(fā)了以微細加工（集成電路特征尺寸不斷縮?。橹饕卣鞯亩喾N工藝集成技術(shù)和面向應用的系統級芯片的發(fā)展。隨著(zhù)半導體產(chǎn)業(yè)進(jìn)入超深亞微米乃至納米加工時(shí)代，在單一集成電路芯片上就可以實(shí)現一個(gè)復雜的電子系統，諸如手機芯片、數字電視芯片、DVD 芯片等。在未 [ 查看詳細 ]
soc研討會(huì )推薦
soc電路
soc相關(guān)帖子
soc資料下載
soc視頻
soc專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473