<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

留有vector的FPGA有被黑的可能

  • Skorobogatov的研究表明,目前比較流行的現場(chǎng)可編程門(mén)陣列(FPGA)故意預留一個(gè)可以重新編譯的Vector(容器)。Skorobogatov表示,如果使用這樣的芯片,那么武器系統以及核工廠(chǎng)等軍事機構可能被利用這個(gè)后門(mén)的病毒來(lái)禁止運行。
  • 關(guān)鍵字: vector  黑客攻擊  FPGA  

基于FPGA的數字音頻廣播系統信號調制系統的實(shí)現

  • 本文設計并在FPGA芯片中實(shí)現了數字音頻廣播系統的信號調制系統。信號調制系統位于整個(gè)數字音頻廣播系統基帶信號處理鏈的末端,是基帶數字信號處理的核心系統。根據Eureka 147標準,信號調制系統需要對輸入的基帶碼流進(jìn)行數字調制、頻域交織、差分調制以及正交頻分復用等一系列處理。所設計的信號調制系統能夠對輸入的基帶碼流進(jìn)行實(shí)時(shí)處理,完成上述信號處理算法,并輸出數字音頻廣播的基帶信號。
  • 關(guān)鍵字: Simulink  DAB  FPGA  

利用混合信號FPGA和先進(jìn)的軟件工具實(shí)現簡(jiǎn)易系統設計

  • 過(guò)去十多年間出現了兩類(lèi)集成處理器的FPGA:帶有處理器軟核的FPGA和帶有處理器硬核的FPGA。它們各有其優(yōu)缺點(diǎn),但其中有些FPGA得以幸存,有的卻慘遭淘汰。問(wèn)題在于嵌入式與 FPGA 設計人員的設計流程和相反特性究竟在多大程度上阻礙了這些器件的快速采納。
  • 關(guān)鍵字: 處理器軟核  嵌入式領(lǐng)域  FPGA  

FPGA在LVDS高速互連中的應用

  • 高速串行互連是標志并行數據總線(xiàn)向串行總線(xiàn)轉變的技術(shù)里程碑,這種技術(shù)是減少設計師面臨的信號阻塞問(wèn)題的方法。這種轉變是由業(yè)界對系統成本和系統擴展能力的要求所推動(dòng)的。隨著(zhù)芯片技術(shù)的發(fā)展和芯片尺寸的縮小,用速率達數千兆位的高速串行互連來(lái)取代傳統的并行結構變得簡(jiǎn)單易行。
  • 關(guān)鍵字: 差分信號技術(shù)  LVDS  FPGA  

基于FPGA的信號小波實(shí)時(shí)處理方法

  • 根據小波去噪的原理及特點(diǎn),提出了用 FPGA實(shí)現小波實(shí)時(shí)信號處理的方法。實(shí)驗結果證明采用FPGA實(shí)現小波信號處理能在低信噪比的情況下有效去除噪聲,同時(shí)能夠滿(mǎn)足信號處理系統的實(shí)時(shí)性要求。
  • 關(guān)鍵字: 小波去噪  信噪比  FPGA  

基于FPGA的HDB3編碼實(shí)現

  • 主要介紹了HDB3 碼( 三階高密度雙極性碼) 的編碼原理,并提出了一種利用FPGA( 現場(chǎng)可編程門(mén)陣列) 實(shí)現HDB3編碼的設計方法。
  • 關(guān)鍵字: HDB3編碼  高密度雙極性碼  FPGA  

多相結構采樣率變換器的FPGA實(shí)現

  • 采樣率變換器是多采樣率系統的一個(gè)重要組成部分。詳細討論了有理數采樣率變換器的原理,同時(shí)結合多采樣率系統網(wǎng)絡(luò )的等效變換和FIR濾波器的多相分解形式[1~2],給出了適合于硬件實(shí)現的一種高效的多相結構,并在A(yíng)ltera公司的FPGA芯片EP1C3T144C6上進(jìn)行了實(shí)現與驗證。
  • 關(guān)鍵字: 多采樣率系統  多相結構  FPGA  

基于FPGA的電控單元噴油脈寬處理

  • 由于電控汽油機在燃用不同比例甲醇汽油時(shí)受空燃比自適應調整的限制而不能正常運轉的問(wèn)題,提出利用FPGA技術(shù)將電控單元輸出的噴油脈寬信號進(jìn)行擴展處理,使得電控汽油機在燃用不同比例甲醇汽油時(shí),空燃比能夠維持在理論空燃比附近,從而使得電控汽油機能夠正常運轉。本系統采用Altera公司的Cyclone系列FPGA芯片EP1C12Q240C8N,在Quatus II開(kāi)發(fā)環(huán)境中給出硬件設計和功能仿真。經(jīng)過(guò)測試,系統滿(mǎn)足對噴油脈寬信號的擴展處理要求且系統性能穩定。
  • 關(guān)鍵字: 空燃比  噴油脈寬  FPGA  

激光告警系統的異步FIFO設計

  • 介紹了在激光告警系統中采用異步FIFO解決A/D數據采樣與FPGA數據處理模塊之間的不同速率匹配問(wèn)題。在分析異步FIFO設計難點(diǎn)基礎上,提出利用Gray碼計數器作為讀寫(xiě)地址編碼,有效地同步了異步信號,避免了亞穩態(tài)現象的產(chǎn)生,給不同速率間的數據傳輸提供了一種有效的解決方案。
  • 關(guān)鍵字: 異步FIFO  A/D數據采樣  FPGA  

基于FPGA和ADS7890的高速AD轉換

  • 在雷達設計中,需要對接收到的信號首先進(jìn)行模數轉換,其轉換速度和準確性直接決定了之后FFT等運算的準確性,最終影響雷達測量精度。介紹了一種基于FPGA,利用芯片ADS7890實(shí)現一種快速14位串行AD轉換,對系統的軟件和硬件做了說(shuō)明。硬件部分主要為ADS7890的基本外圍電路以及芯片EP2C35F672C與其的控制連接,軟件部分利用Quartus II 8.0編程。
  • 關(guān)鍵字: AD轉換  毫米波雷達測距  FPGA  

ISE 12設計套件開(kāi)啟FPGA生產(chǎn)力新時(shí)代

  • 賽靈思公司(Xilinx)最新推出的ISE 12軟件設計套件,實(shí)現了具有更高設計生產(chǎn)力的功耗和成本的突破性?xún)?yōu)化。ISE設計套件首次利用“智能”時(shí)鐘門(mén)控技術(shù),將動(dòng)態(tài)功耗降低多達30%。此外,該新型套件還提供了基于時(shí)序的高級設計保存功能、為即插即用設計提供符合AMBA 4 AXI4 規范的IP支持,同時(shí)具備第四代部分重配置功能的直觀(guān)設計流程,可降低多種高性能應用的系統成本。
  • 關(guān)鍵字: Xilinx  設計套件  FPGA  

基于FPGA步進(jìn)電機驅動(dòng)控制系統的設計

  • 通過(guò)對步進(jìn)電機的驅動(dòng)控制原理的分析,利用Verilog語(yǔ)言進(jìn)行層次化設計,最后實(shí)現了基于FPGA步進(jìn)電機的驅動(dòng)控制系統。該系統可以實(shí)現步進(jìn)電機按既定角度和方向轉動(dòng)及定位控制等功能。仿真和綜合的結果表明,該系統不但可以達到對步進(jìn)電機的驅動(dòng)控制,同時(shí)也優(yōu)化了傳統的系統結構,提高了系統的抗干擾能力和穩定性,可用于工業(yè)自動(dòng)化、辦公自動(dòng)化等應用場(chǎng)合。
  • 關(guān)鍵字: 步進(jìn)電機  Verilog  FPGA  

基于FPGA 的二維提升小波變換IP核設計

  • 提出了一種高效并行的二維離散提升小波(DWT)變換結構,該結構只需要7 行數據緩存,即可實(shí)現行和列方向同時(shí)進(jìn)行濾波變換。
  • 關(guān)鍵字: 小波變換  數據緩存  FPGA  IP核  

基于FPGA的水聲信號高速采集存儲系統設計

  • 介紹了一種基于FPGA的水聲信號數據采集與存儲系統的設計與實(shí)現,給出了系統的總體方案,并對各部分硬件和軟件的設計進(jìn)行了詳細描述。系統以FPGA作為數據的控制處理核心,以存儲容量達2GB的大容量NAND型Flash作為存儲介質(zhì)。該系統主要由數據采集模塊、數據存儲模塊和RS~232串行通信模塊組成,具有穩定可靠、體積小、功耗低、存儲容量大等特點(diǎn),實(shí)驗證明該系統滿(mǎn)足設計要求。
  • 關(guān)鍵字: 水聲信號數據采集  NANDFlash  FPGA  

基于FPGA控制的IDE磁盤(pán)陣列設計

  • 設計了一種基于FPGA控制的高速數據存儲系統。該系統采用FPGA實(shí)現了對四個(gè)符合ATA-6規范的、RAID 0配置的IDE磁盤(pán)陣列的管理,并配合四個(gè)SDRAM實(shí)現對數據的高速穩定存儲。該磁盤(pán)陣列同時(shí)掛四個(gè)IDE硬盤(pán),平均數據流達到200MB/s,峰值傳輸速率達到800MB/s,也可以擴展更多硬盤(pán),構成大容量的磁盤(pán)陣列。
  • 關(guān)鍵字: 高速數據存儲  IDE磁盤(pán)陣列  FPGA  
共6410條 71/428 |‹ « 69 70 71 72 73 74 75 76 77 78 » ›|

fpga介紹

FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>