基于FPGA 的二維提升小波變換IP核設計

提出了一種高效并行的二維離散提升小波(DWT)變換結構，該結構只需要7 行數據緩存，即可實(shí)現行和列方向同時(shí)進(jìn)行濾波變換。采用一種基于CSD 編碼和優(yōu)化的移位加操作實(shí)現常系數乘法器，整個(gè)小波變換插入多級流水線(xiàn)寄存器，加快了處理速度。用VHDL設計可自動(dòng)驗證的testbench,通過(guò)matlab+modelsim聯(lián)合仿真能方便有效地對IP 核進(jìn)行驗證。此IP核具有3個(gè)可配置參數，分別為圖像尺寸、位寬、小波變換的級數，可方便重用。該IP 核已經(jīng)在XC2VP20 FPGA 上實(shí)現，并能穩定工作在60MHz 時(shí)鐘頻率下，其處理512×5128bit 圖像的速度可達240 幀/s，完全能滿(mǎn)足高速圖像實(shí)時(shí)處理要求。

基于FPGA+的二維提升小波變換IP核設計.pdf