基于FPGA和ADS7890的高速AD轉換

當前實(shí)時(shí)測距技術(shù)有超聲波測距、激光測距、雷達測距等。在原理上以上幾種測距方式類(lèi)似，但毫米波雷達測距克服了其他幾種探測方式在運用中的一些缺點(diǎn)。毫米波雷達有穩定的探測性能，與光學(xué)相比，它不易受對象物表面形狀和顏色的影響，而與超聲波、紅外線(xiàn)相比，它不受大氣紊流的影響，且受雨、霧、雪、陽(yáng)光、灰塵等的干擾小。雷達接收到的信號為一調頻連續波信號，而隨著(zhù)數字化的發(fā)展，在檢測、控制等領(lǐng)域，越來(lái)越多的模擬信號需要轉換成數字信號進(jìn)行處理。AD轉換即是將輸入的模擬信號以二進(jìn)制數字輸出的過(guò)程，根據香農(Shannon)定理：如果隨時(shí)間變化的模擬信號的最高頻率為ω，只要按照采樣頻率ωs≥2ωmax進(jìn)行采樣，那么取出的樣品系列(f1*(t)、f2*(t)，…)就足以代表(或恢復)f(t)。其主要包括采樣、保持、量化和編程4個(gè)過(guò)程。

對應特定的應用，AD轉換要求不同，在高頻雷達設計中，要求AD轉換有較高的轉換速度，才能實(shí)時(shí)測距；而最終雷達測距的精度，與AD轉換、FFT的位數有直接關(guān)系。一些自帶AD的單片機不僅數據處理速度慢，且AD位數也達不到要求，故本設計采用基于FPGA平臺，利用ADS78 90實(shí)現快速、高精度的模數轉換。

1 系統硬件電路

系統主要總體結構如圖1所示。

該系統采用ALTERA公司的芯片EP2C35F672C6為控制核心，對ADS7890進(jìn)行控制及轉換結果數據處理。雷達測距可采用雷達IVS-167，它是Innosent公司推出的一款I(lǐng)VS(Innosent VCO stereo)系列的K-波段帶VCO的雷達收發(fā)器。由于采用平面微帶天線(xiàn)結構，且收發(fā)天線(xiàn)合一，使得其外形十分小巧，在工作中不僅節能省電，而且非常易于集成于各種電路，也易于在安裝環(huán)境中構建模塊保護設施。

在本設計中，以雷達接收信號為模擬信號輸入，通過(guò)功放電路使輸入信號達到AD轉換芯片要求，再利用FPGA產(chǎn)生時(shí)序控制ADS7890串行發(fā)送數字信號的開(kāi)始、結束，并對接收到的數據處理后通過(guò)led顯示結果。

1．1 芯片ADS7890

ADS7890是一種高位快速AD轉換芯片，包含2．5 V內部參考電壓的模擬14位串行AD轉換器，其最高采樣率為1．25 MSPS，具有48個(gè)引腳，可作為SPI或DSP接口。芯片中含省電設備，當轉換速度較低時(shí)進(jìn)入省電模式。芯片可應用于光電傳感器、電機電流／電壓傳感器、醫療檢測儀器、高速數據采集系統等。

ADS7890的基本外圍電路如圖2所示。模擬地與數字地分開(kāi)。、SDO 5個(gè)引腳與控制芯片相連。


1．2 FPGA簡(jiǎn)介

FPGA(現場(chǎng)可編程門(mén)陣列)作為可編程邏輯器件，是在PAL等邏輯器件的基礎上發(fā)展而來(lái)，其規模比較大，可以代替幾百塊通用IC芯片。它的結構主要由3部分組成：一個(gè)二維的邏輯塊陣列，構成了其邏輯組成核心；輸入／輸出塊；連接邏輯塊的互連資源。隨著(zhù)超大規模集成電路工藝的不斷提高，FPGA的規模也越來(lái)越大，它的單片邏輯門(mén)數已可達上百萬(wàn)門(mén)，功能也不斷增強。用戶(hù)可以在其基礎上簡(jiǎn)單快捷的完成設計。本設計采用芯片EP2C35F672C6。

使用FPGA設計數字系統電路主要有如下特點(diǎn)：

1)設計靈活FPGA是由存放在片內RAM中的程序來(lái)設置其工作狀態(tài)的，因此，工作時(shí)需要對片內的RAM進(jìn)行編程。用戶(hù)可以根據不同的配置模式，采用不同的編程方式。

2)集成度高 一片FPGA可代替幾片、幾十片乃至上百片中小規模的數字集成電路芯片。

3)工作速度快FPGA的設計思想是并行的設計思想，而不是順序執行的軟件思想，這樣在設計上就大大提高了系統的工作速度。

4)降低成本 隨著(zhù)FPGA的工藝發(fā)展，FPGA已經(jīng)克服自身價(jià)位高的缺點(diǎn)，具有較高的性?xún)r(jià)比。

2 系統軟件設計

FPGA的基本控制時(shí)序圖如圖3所示。FS位為數據幀格式調節，其為高時(shí)為SPI模式，置低時(shí)為DSP模式，此設計用于SPI，將FS置高。CS下降沿觸發(fā)ADS7890發(fā)送數據，在SCLK上升沿發(fā)送一位數據，14個(gè)脈沖對應AD轉換的14位結果，之后用1、2個(gè)SCLK周期作為延時(shí)，以保證AD結果正確性。設置一位BUSY作為忙標志，置高后不接受數據。設置一復位位RESRT。SDO為數據傳輸位。

編程設計采用VHDL語(yǔ)言。VHDL主要用于描述數字系統的結構、行為、功能和接口。除了含有許多硬件特征的語(yǔ)句外，VHDL的語(yǔ)言形式和描述風(fēng)格與句法十分類(lèi)似于一般的計算機高級語(yǔ)言。一個(gè)完整的VHDL語(yǔ)言程序通常含有5個(gè)部分：實(shí)體(Entity)、結構體(ArcbAtecture)、配置(Configuration)、程序包(Package)和庫(Library)。

源程序中的結構體定義如下。注意ADS7890的輸入對應的是EP2C35F672C6的輸出。


3 結論

隨著(zhù)數字化的發(fā)展，AD轉換在各個(gè)領(lǐng)域得到了充分的應用，而對其的要求也越來(lái)越高。本設計采用高集成度的FPGA為硬件平臺，實(shí)現對高分辨率模數轉換芯片ADS7890的控制應用，經(jīng)實(shí)際檢驗具有較高轉換精度，對快速變化的輸入信號具有反應靈敏，系統測試準確、穩定可靠。