<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

FPGA與DSP協(xié)同處理系統設計之:典型實(shí)例-整數DCT變換的設計與實(shí)現

  • 本節旨在設計實(shí)現了視頻壓縮標準H.264算法中的整數DCT變換部分,幫助讀者了解并行流水設計技巧在算法優(yōu)化中的作用。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  整數DCT變換  H.264  

FPGA/CPLD狀態(tài)機穩定性研究

  • 在FPGA/CPLD設計中,狀態(tài)機是最典型、應用最廣泛的時(shí)序電路模塊,如何設計一個(gè)穩定可靠的狀態(tài)機是我們必須面對的問(wèn)題.
  • 關(guān)鍵字: 時(shí)序電路  狀態(tài)機  FPGA  

FPGA與DSP協(xié)同處理系統設計之:典型實(shí)例-FPGA片上硬件乘法器的使用

  • 在FPGA+DSP系統設計系統中,FPGA經(jīng)常作為DSP的協(xié)處理器來(lái)輔助完成一些計算任務(wù)。而這些計算工作中最消耗時(shí)間的就是乘法運算,因此本實(shí)例的主要內容就是幫助讀者學(xué)會(huì )調用硬件乘法IP核。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  硬件乘法器  

FPGA與DSP協(xié)同處理系統設計之:FPGA+DSP協(xié)同平臺的調試技巧和注意事項

  • 作為雙芯片的協(xié)同系統,調試的開(kāi)始階段需要對每個(gè)芯片進(jìn)行單獨測試。這種情況下就需要避免另外一個(gè)芯片對調試產(chǎn)生影響,比較好的辦法就是讓它停止工作。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  內部邏輯分析儀  隔離調試  

基于FPGA的帶Cache的嵌入式CPU的設計與實(shí)現

  • MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統領(lǐng)域中得到廣泛的應用。MIPS32TM指令集開(kāi)放,指令格式規整,易于流水線(xiàn)設計,大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比,RISC具有設計更簡(jiǎn)單、設計周期更短等優(yōu)點(diǎn),并可以應用更多先進(jìn)的技術(shù),開(kāi)發(fā)更快的下一代處理器。
  • 關(guān)鍵字: 流水線(xiàn)CPU  時(shí)序設計  FPGA  

FPGA與DSP協(xié)同處理系統設計之: FPGA與DSP的通信接口設計

  • 以上的接口中,比較常用的接口是EMIF和HPI。其中總線(xiàn)接口需要協(xié)議支持,開(kāi)發(fā)難度較大,串行接口開(kāi)發(fā)簡(jiǎn)單,但是速率較慢。VPORT等特殊接口一般是在特定的場(chǎng)合下應用,不具備通用性,而且需要修改DSP驅動(dòng),開(kāi)發(fā)周期較長(cháng)。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  通信接口  EMIF  HPI  BlockRAM  

數字變頻的FPGA實(shí)現

  • 本文介紹了數字下變頻的組成結構,并通過(guò)一個(gè)具體的實(shí)例,給出了FPGA實(shí)現的具體過(guò)程。
  • 關(guān)鍵字: 數字變頻  VHDL  FPGA  

FPGA與DSP協(xié)同處理系統設計之: 基于FPGA+DSP協(xié)同處理平臺的優(yōu)勢和適用領(lǐng)域

  • FPGA的一個(gè)重要的應用領(lǐng)域就是數字信號處理,隨著(zhù)FPGA密度和速度的提高,現在FPGA已經(jīng)可以勝任一些原來(lái)只有專(zhuān)用芯片或者多DSP才能完成的計算任務(wù)。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  

時(shí)延估計算法的FPGA實(shí)現

  • 時(shí)延估計是雷達、聲納等領(lǐng)域經(jīng)常遇到的一個(gè)問(wèn)題,提出了利用相關(guān)計算法實(shí)現時(shí)延估計,并通過(guò)互譜插值提高估計精度。結合FPGA器件特性,運用VHDL語(yǔ)言編程,實(shí)現了整個(gè)相關(guān)算法。利用QuartusⅡ和Mat
  • 關(guān)鍵字: 時(shí)延估計  估計精度  FPGA  內插  

利用FPGA實(shí)現外設通信接口之: 典型實(shí)例-VGA接口的設計與實(shí)現

  • 本節旨在設計實(shí)現了FPGA與VGA顯示器的接口,幫助讀者進(jìn)一步了解VGA接口的時(shí)序和設計方法。
  • 關(guān)鍵字: VGA接口  ModelSim  FPGA  

利用FPGA實(shí)現外設通信接口之: 典型實(shí)例-字符LCD接口的設計與實(shí)現

  • 本節旨在設計實(shí)現FPGA與字符LCD的接口,幫助讀者進(jìn)一步了解字符液晶的工作原理和設計方法。
  • 關(guān)鍵字: 字符LCD接口  char_ram模塊  FPGA  ModelSim  

基于FPGA的數據并轉串SPI發(fā)送模塊的設計

  • SPI 接口應用十分廣泛,在很多情況下,人們會(huì )用軟件模擬的方法來(lái)產(chǎn)生SPI 時(shí)序或是采用帶SPI 功能模塊的MCU。但隨著(zhù)可編程邏輯技術(shù)的發(fā)展,人們往往需要自己設計簡(jiǎn)單的SPI 發(fā)送模塊。本文介紹一種基于FPGA 的將并行數據以SPI 串行方式自動(dòng)發(fā)送出去的方法。
  • 關(guān)鍵字: SPI  VHDL  FPGA  

利用FPGA夾層卡實(shí)現I/O設計靈活性

  • 面對似乎層出不窮的新 I/O 標準,目前嵌入式系統設計人員繼續依靠 FPGA 來(lái)部署系統日益重要的外部 I/O 接口.
  • 關(guān)鍵字: IO標準  可配置  FPGA  

利用FPGA實(shí)現外設通信接口之: 典型實(shí)例-USB 2.0接口的設計與實(shí)現

  • 本節旨在設計實(shí)現了FPGA通過(guò)FX2 USB 2.0接口芯片與PC機進(jìn)行高速數據通信,分為讀數據、寫(xiě)數據和讀寫(xiě)數據3部分內容。幫助讀者進(jìn)一步了解USB接口芯片的工作原理和設計方法。
  • 關(guān)鍵字: USB2.0  FX2  FPGA  高速數據傳輸  

利用FPGA實(shí)現外設通信接口之: 典型實(shí)例-RS-232C(UART)接口的設計與實(shí)現

  • 本節旨在通過(guò)分析UART控制器,設計實(shí)現了FPGA通過(guò)RS-232C接口與PC機的通信。設計過(guò)程中用Modelsim對UART控制器進(jìn)行仿真,幫助讀者進(jìn)一步了解UART協(xié)議的具體時(shí)序。
  • 關(guān)鍵字: RS-232C接口  UART  FPGA  BlockRAM  
共6410條 75/428 |‹ « 73 74 75 76 77 78 79 80 81 82 » ›|

fpga介紹

FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>