EEPW首頁(yè) >>
主題列表 >>
fpga
fpga 文章 進(jìn)入fpga技術(shù)社區
基于FPGA的帶Cache的嵌入式CPU的設計與實(shí)現
- MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統領(lǐng)域中得到廣泛的應用。MIPS32TM指令集開(kāi)放,指令格式規整,易于流水線(xiàn)設計,大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比,RISC具有設計更簡(jiǎn)單、設計周期更短等優(yōu)點(diǎn),并可以應用更多先進(jìn)的技術(shù),開(kāi)發(fā)更快的下一代處理器。
- 關(guān)鍵字: 流水線(xiàn)CPU 時(shí)序設計 FPGA
利用FPGA實(shí)現外設通信接口之: 典型實(shí)例-字符LCD接口的設計與實(shí)現
- 本節旨在設計實(shí)現FPGA與字符LCD的接口,幫助讀者進(jìn)一步了解字符液晶的工作原理和設計方法。
- 關(guān)鍵字: 字符LCD接口 char_ram模塊 FPGA ModelSim
fpga介紹
FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。
FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
熱門(mén)主題
FPGA-to-ASIC
CPLD/FPGA
FPGA)
DSP+FPGA
FPGA專(zhuān)題
FPGA專(zhuān)題安全
FPGA專(zhuān)題汽車(chē)
FPGA專(zhuān)題消費
現場(chǎng)可編程門(mén)陣列(FPGA)
Spartan.FPGA
FPGA/EPLD
PLD/FPGA
Virtex-5FPGA
FPGA/MCU
FPGA-SPARTAN
FPGA:QuartusⅡ
視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFO
ASIC、FPGA和DSP
FPGA/
FPGA/CPLD開(kāi)發(fā)
現場(chǎng)可編程門(mén)陣列(FPGA)
ASIC-to-FPGA
樹(shù)莓派
linux
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
